[发明专利]TFT阵列电路板及其制造方法

权利要求书

1.一种薄膜晶体管阵列电路板，包括：

彼此连接的第一栅极件和第二栅极件；

形成在所述第一栅极件和所述第二栅极件上的栅极绝缘 层；

分别形成在所述栅极绝缘层上的第一半导体件和第二半 导体件；

彼此连接且分别位于所述第一半导体件和所述第二半导 体件之上的第一源极件和第二源极件；

分别位于所述第一半导体件和所述第二半导体件之上， 且分别与所述第一源极件和所述第二源极件相对的第一漏极 件和第二漏极件；以及

连接至所述第一漏极件和所述第二漏极件的像素电极，

其中，所述第一栅极件、所述第一半导体件、所述第一 源极件、以及所述第一漏极件形成第一薄膜晶体管，所述第二 栅极件、所述第二半导体件、所述第二源极件、以及所述第二 漏极件形成第二薄膜晶体管。

2.根据权利要求1所述的薄膜晶体管阵列电路板，其中所述第一 薄膜晶体管和第二薄膜晶体管对称排列。

3.根据权利要求2所述的薄膜晶体管阵列电路板，其中所述第一 薄膜晶体管和第二薄膜晶体管相对于预定线对称排列。

4.根据权利要求3所述的薄膜晶体管阵列电路板，其中所述预定 线包括曝光工艺中曝光之间的边界线。

5.根据权利要求1所述的薄膜晶体管阵列电路板，其中所述第一 薄膜晶体管和所述第二薄膜晶体管的排列相对于曝光工艺中 的曝光之间的边界线彼此相对设置。

6.根据权利要求1所述的薄膜晶体管阵列电路板，其中所述第一 薄膜晶体管和所述第二薄膜晶体管的通道为U形或C形。

7.根据权利要求1所述的薄膜晶体管阵列电路板，其中所述第一 半导体件和所述第二半导体件除了所述第一薄膜晶体管和所 述第二薄膜晶体管的通道部分之外具有与所述第一源极和漏 极件以及所述第二源极和漏极件相同的平面形状。

8.一种薄膜晶体管阵列电路板，包括：

栅极；

存储极；

形成在所述栅极和所述存储极上的栅极绝缘层；

形成在所述栅极绝缘层上的半导体件；

彼此连接且分别位于所述半导体件之上的第一源极件和 第二源极件；

位于所述半导体件之上，且分别与所述第一源极件和所 述第二源极件相对的第一漏极件和第二漏极件；

存储电容器导体，形成在所述栅极绝缘层上，且与所述 存储极交叠以与介于所述存储电容器导体和所述存储极之间 的栅极绝缘层一起形成存储电容器；以及

连接至所述第一漏极件和所述第二漏极件的像素电极；

其中，所述栅极、所述半导体件、所述第一源极件以及 所述第一漏极件形成第一薄膜晶体管，所述栅极、所述半导体 件、所述第二源极件、以及所述第二漏极件形成第二薄膜晶体 管。

9.根据权利要求8所述的薄膜晶体管阵列电路板，其中所述第一 薄膜晶体管和第二薄膜晶体管对称排列。

10.根据权利要求9所述的薄膜晶体管阵列电路板，其中所述第一 薄膜晶体管和第二薄膜晶体管相对于预定线对称排列。

11.根据权利要求10所述的薄膜晶体管阵列电路板，其中所述预 定线包括曝光工艺中曝光之间的边界线。

12.根据权利要求8所述的薄膜晶体管阵列电路板，其中所述第一 薄膜晶体管和所述第二薄膜晶体管相对于曝光工艺中的曝光 之间的边界线彼此相对设置排列。

13.根据权利要求8所述的薄膜晶体管阵列电路板，其中所述第一 薄膜晶体管和所述第二薄膜晶体管的通道为U形或C形。

14.根据权利要求8所述的薄膜晶体管阵列电路板，其中所述半导 体件除了所述第一薄膜晶体管和所述第二薄膜晶体管的通道 部分之外具有与所述第一源极和漏极件以及所述第二源极和 漏极件相同的平面形状。