[发明专利]晶片水平测量功率MOS门器件栅电阻的改进校准法

说明书

说明 

本发明为2006年10月27日提出的专利号为200610143416.4，发明名称为晶片水平测量功率MOS门器件栅电阻的改进校准法的分案申请。 

技术领域

本发明涉及集成电路器件生产过程中对器件参数的测量，更具体地，本发明涉及一种新的、更精确的、能更方便地在晶片水平获取半导体装置精确器件参数的测量方法。 

背景技术

伴随高速金属氧化物半导体(MOS)门器件在功率转换应用中的问世，人们迫切希望能够精确地测量等效的串联栅电阻(Rg)。图1A显示了基于金属氧化物半导体场效应(MOSFET)的、由多个MOSFET晶体管器件构成的功率器件的等效电路，图1B是该等效串联栅电阻与MOSFET器件的输入电容串联连接构成RC网络时的情形。因此，串联的等效栅电阻不能采用直接的DC法进行测量。目前已有几种AC法可以进行这种测量，但所有这些方法均需要对测试电路和电缆线路不可避免地产生的寄生参数进行校准和删除，特别是在晶片水平极难对付那些电缆线路的寄生参数，因为只有在测试装置与探针板之间连接较长的电缆方能接触印模，然后再通过探针到达印模本身。另外，正如图2所示，在晶片上进行锯操作之前，晶片的整个后连线板(back plane而不是back plain)会在垂直器件上生成第二个功率电极，只有通过与晶片夹连接的同等长度的电缆方能接触。由于晶片夹的直径与晶片直径相同，大约在4-12英寸左右，必然会产生相当大的寄生电容和电感。 

当MOS器件封装结束后，在最终测试点测量栅电阻是比较容易的。但是，若在最终测试点抛弃业已封装好的器件则成本太高。在最终测试点抛弃业已封装器件的损失包括用于印模和封装时所有工序的全部成本。基于这一 原因，如能在晶片水平事先筛选出潜在有缺陷的器件，则成本效率就会得到极大的提高。如果能在晶片水平的早期筛选出有缺陷的器件，就可避免因封装这些有缺陷的器件而不必额外花费精力和时间，从而实现节约开支。因此，有必要尽可能早地在晶片水平对器件的参数进行测量。 

目前有几种交错法可以校准和测量等效栅电阻。图3显示了使用LCR表测量电路阻抗实施直接AC测试法的结构，MOSFET器件的栅极，也就是进行测试的器件(DUT)可视为一个简单的RC网络，采用四线测试技术利用LCR表就可测量栅电阻。对器件施加一个AC正弦信号，器件上的AC电压、AC电流和相差便可测定出来，而阻抗测量则分开为实数部分和与实数部分的虚数部分，代表等效栅电阻(Rg)。 

图4A显示了另一种实施串联谐振测量法的测试结构。由于器件是一个串联的RC网络，便会有串联电感而生成如图4A所示的RLC网络。如图4B所示，在对该网络进行频率扫描时，网络阻抗Z(ω)可以表示为：Z(ω)＝Rg+j*[ωL_s-(1/ωCiss)]。当ω_r＝1/(L_s*Ciss)^1/2时，在谐振频率ω_r处电容性阻抗(1/ωCiss)和电感性阻抗相互抵消，得到一个净阻抗，这便是等效栅电阻Z(ω_r)＝Rg。 

事实上，实施这两种方法都是十分复杂的，因为存在有几种寄生参数，器件的行为与一个简单的RC网络大相径庭。当采用直接AC法时，必须密切注意因印模布局、探针连接、探针板和电缆线路与测试器件的连接而产生的栅源网络的串联电感。此外，电缆线路、探针板、探针和晶片夹的连接也会产生寄生电容。 

正常情况下，目前有一种简单的开放-短路删除法(open-short cancellationtechnique)可以对付这种寄生影响。首先，使探针升高，探针与DUT分离，测量到的阻抗用来确定寄生的电容。接下来，将探针降低放置到金属平面上，使探针与晶片或晶片夹短路时测量阻抗，得到的阻抗用来确定串联的寄生电阻和电感。但是，在测量的第一步不能正确说明夹的电容，而在测量的第二步不能正确说明布局的电感。由于这些原因，这种删除法仍然不能提供有效的方法在晶片水平测量时清出因存在多个电缆线路、探针板、探针连接和界面而产生的寄生电容和电感引起的测量错误。为了进一步改进测量的精确度，人们采用了大家所了解的另外一种负荷修改(load correction)的修正法测量 已知的RC网络。在实施负荷修正法时，试图通过测量含有预先确定的电阻和电容组合的印刷电路板(PCB)的额外步骤而增强测量的精确性。但是，这一过程不能消除探针板和印模布局的影响，因为到达PCB的探针结构是不同的。