[发明专利]对准标记及缺陷检测方法

说明书

技术领域

本发明涉及一种对准标记，尤指一种利用离子注入工艺所形成的对准标 记及利用该对准标记所进行的缺陷检测方法。

背景技术

半导体集成电路的制造中要经过很多处理步骤，例如光刻、蚀刻及沉积 等。在这些步骤中，为了形成所想要的集成电路元件，会使材料重叠或自现 层移除。因此各种处理程序中各层的适当对准具有其关键性。在目前的半导 体工艺中大多是利用标示法来测量不同材料层间的对准精确度，标示法利用 一后层上的一特定位置来与一前层上的另一特定位置相比较，例如使后层上 的一对准图案重叠于前层上的另一对准图案上方，进而利用此二对准图案来 量测后层与前层间的对准精确度。每一个对准图案中至少应包含一个对准标 记，因此通过量测后层上的对准标记与前层上的对准标记间的距离，即可获 得前层与后层之间的对准偏移量。目前常见的对准标记包括盒内(box-in-box) 光学游标与条状(bar-in-bar)光学游标。

然而，随着集成电路技术的提升与需求，其要求尺寸不断地缩小，而目 前已发展出多层结构的芯片。目前在对多层结构的芯片进行测量与缺陷检测 时通常会采用多种类型的缺陷检测系统来进行多次的检测。举例来说，可先 利用一光学缺陷检测系统来对晶片进行检测，然后再以一电子缺陷检测系统 来检测晶片，之后再比对两个系统依据检测结果而分别产生的缺陷图谱 (defect map)。需注意的是，目前在采用不同类型缺陷检测系统来进行检测时， 由于座标轴的不同，所产生的数值时常会有偏移(offset)的问题，造成材料层 与材料层之间堆叠精度(overlap sensitivity)不佳。

发明内容

因此本发明的主要目的是提供一种对准标记及利用此对准标记进行缺 陷检测的方法，以改良目前在进行缺陷检测时容易产生数值偏移的情况。

本发明优选实施例所披露的缺陷检测方法主要包含有下列步骤。首先利 用一第一缺陷检测系统对一晶片进行一第一缺陷检测步骤，晶片上具有至少 一对准标记，第一缺陷检测步骤另包含对准该对准标记，且对准标记为第一 缺陷检测步骤的参考点(reference point)。然后对晶片进行一工艺，并接着利 用一第二缺陷检测系统对晶片进行一第二缺陷检测步骤，第二缺陷检测步骤 另包含对准该对准标记，且对准标记为第二缺陷检测步骤的参考点。

本发明另一实施例是披露一种用于缺陷检测步骤的对准标记，主要包含 有一半导体基底、一N型阱设于半导体基底中、一P型掺杂区设于N型阱 中、一介电层设于该半导体基底上并覆盖N型阱与P型掺杂区以及多个导电 插塞设于介电层中并连接至P型掺杂区。其中，N型阱优选为一N-型阱， 而P型掺杂区则优选为一P+掺杂区。

附图说明

图1为本发明优选实施例的一对准标记的剖面示意图。

图2为本发明的一T型对准标记的俯视图。

图3为本发明的一L型对准标记的俯视图。

图4为本发明的一十字形对准标记的俯视图。

图5为本发明另一实施例的十字形对准标记的俯视图。

附图标记说明

10   材料层                         12    材料层

20   重叠游标图案                   22    对准标记

24   对准标记                       40    对准标记

42   半导体基底                     44    N-型阱

46   P+掺杂区                       48    介电层

50   接触插塞                       52    T型对准标记

54   L型对准标记                    56    十字形对准标记

具体实施方式

请参照图1，图1为本发明优选实施例的一对准标记40的剖面示意图。 如图1所示，首先提供一半导体基底42，例如一硅晶片。然后进行一离子注 入工艺，将N型掺杂剂注入半导体基底42中，以形成一N-型阱(N-well)44。 接着进行另一离子注入工艺，将P型掺杂剂注入所形成的N-型阱44中，以 于N-型阱44中形成一深度较浅的P+掺杂区46。