[发明专利]叠层薄膜以及叠层陶瓷电子部件的制造方法

说明书

技术领域

本发明涉及叠层薄膜以及叠层陶瓷电子部件的制造方法，进而详细 来说，涉及叠层薄膜和使用该叠层薄膜制造电子部件的叠层陶瓷电子部 件的制造方法，所述叠层薄膜可以优选作为将浆料状的陶瓷原料片化而 制造陶瓷生片时的工序薄膜来使用，并具有优异的抗静电性和剥离性。

背景技术

叠层陶瓷电容器或陶瓷多层基板等的叠层陶瓷电子部件，通常通过 将陶瓷生片进行叠层、压合、热处理，使陶瓷或电极烧结的工序来制造。

用于制造叠层陶瓷电子部件的陶瓷生片，一般通过在工序薄膜(也 称作载体薄膜)上将陶瓷浆料利用刮涂法等方法成型为规定厚度的片 材，然后使其干燥来制造，所述陶瓷浆料通过将陶瓷粉末与分散媒质(溶 剂)、分散剂、粘合剂、增塑剂等以规定的比例配合，使用珠磨机、球 磨机、超微磨碎机、涂料搅拌机(paint shaker)、砂磨机等的介质型分 散机进行混合·破碎来制造。作为工序薄膜，一般使用含有粒径为数μm 的无机粉末或有机粉末等作为填料的聚对苯二甲酸乙二酯的合成树脂 片材。添加填料是为了改善工序薄膜的强度或移行性(润滑性)。

但是，近年来，对于以叠层陶瓷电容器为首的各种叠层陶瓷电子部 件，与其他电子部件同样，有小型化、高性能化的要求。因此，需要将 在叠层陶瓷电子部件的制造中使用的陶瓷生片薄化，近年在其制造工序 中，期望一种厚度为3μm以下的极薄的陶瓷生片。

但是，在上述含有粒径为数μm的填料的工序薄膜的表面具有由填 料导致的高的突起，因而具有在陶瓷生片上形成例如深度为0.3～2μm 左右的凹部或针孔(pinhole)的问题。当在生片上存在凹部或针孔时， 对于最终得到的叠层陶瓷电容器等，产生内部电极之间的短路或可靠性 降低等的问题。这样，如果将陶瓷生片薄层化，易于受到工序薄膜表面 的凹凸的影响。

因此，认为通过减少配合在工序薄膜中的填料量，将工序薄膜表面 的凹凸尽可能地抑制在低的程度，可以降低凹凸的影响。但是，通过减 少填料量，而使工序薄膜的强度降低，在工序薄膜移行时工序薄膜易于 受到损伤。特别地，对于表面被平滑化的工序薄膜，由于与辊等的接触 面积增大，工序薄膜的移行性降低，所以工序薄膜易于受到损伤。另外， 由于与辊的接触面积增大，所以在卷出、卷绕时变得易于带电。由于因 带电导致的静电，而使陶瓷浆料的涂布变得不均匀，或者招致杂质的混 入。另外，由于因带电导致的静电可进行放电，从而有陶瓷生片或工序 薄膜恶化的可能性。

在专利文献1(特开2002-121075号)中，作为上述工序薄膜，公 开了在表面配置脱模层，且在陶瓷浆料涂布面上基本不存在高度为1μm 以上的突起的叠层薄膜。但是，对于该叠层薄膜，抗静电性不充分，不 能解决上述的源于静电的各问题。

另外，在专利文献2(日本专利第3870785号)中，作为工序薄膜， 公开了在陶瓷浆料涂布面上形成脱模层，且该面的最大高度Rmax为0.2 μm以下的叠层薄膜。进而在专利文献2中，记述了也可以在叠层薄膜 的至少一面上设置抗静电层的意思。但是，对于专利文献2，需要将脱 模层的形成与抗静电层的形成分开进行，从而制造工序变得繁杂。

进而在专利文献3(特开2007-152930号)中，公开了具有聚酯薄 膜、在其上形成的抗静电涂层、和叠层在抗静电层上的硅树脂脱模层的 抗静电聚酯薄膜。但是，即使对于该抗静电薄膜，与专利文献2同样， 也需要将脱模层的形成与抗静电层的形成分开进行，从而制造工序变得 繁杂。

另外，在专利文献4(特开2007-190717号)，公开了在基材薄膜 的至少一面上，具有含有碳纳米纤维的抗静电性剥离剂层的剥离薄膜。 对于该剥离薄膜，由于使用了碳纳米纤维，所以易于形成电路回路。但 是，由于是纤维，因而具有1μm左右的长度，在涂布时纤维易于形成 突起，损害剥离薄膜表面的平滑性。因此，当在生片的制造中使用上述 剥离薄膜时，在生片上产生凹部或针孔。另外，用于形成抗静电性剥离 剂层的涂布液在其涂布前为了除去涂布液中的杂质而进行过滤，但对于 碳纳米纤维的涂布液，碳纳米纤维易于被过滤器捕获，从而操作效率降 低。

发明内容