[发明专利]半导体器件的制造方法

权利要求书

1.一种半导体器件的制造方法，其特征在于：

上述半导体器件在同一层中包含：

邻接间隔为第一间隔的非密集配置的孤立图案，和

邻接间隔比上述第一间隔狭小的密集配置的周期性图案；

上述孤立图案包含形成小于180度的外角的拐角部并邻接的第1、第2边；

该半导体器件的制造方法包括下述工序：

(a)用具有第1掩模图案的第1掩模，对对应于包含分割上述孤立图案的上述第1边的第1分割图案和间隔上述周期性图案的第1间隔图案的区域进行曝光；

(b)用具有第2掩模图案的第2掩模，对对应于包含分割上述孤立图案的上述第2边的第2分割图案和间隔上述周期性图案的第2间隔图案的区域进行曝光。

2.根据权利要求1所述的半导体器件的制造方法，其特征在于：

上述半导体器件还包括在上述孤立图案上方且接近上述拐角部配置的栅极图案；

上述孤立图案是有源区域图案。

3.根据权利要求1或2所述的半导体器件的制造方法，其特征在于：

上述第1掩模图案和上述第2掩模图案在分割区域附近具有重叠的区域。

4.根据权利要求1所述的半导体器件的制造方法，其特征在于：

上述工序(a)及(b)中包括将上述第1、第2掩模图案转印到硬掩模上的工序。

5.根据权利要求1所述的半导体器件的制造方法，其特征在于：

上述第1掩模和第2掩模通过在同一掩模基板上划分上述第1、第2掩模图案的区域而形成。

6.一种半导体器件的制造方法，其特征在于：

上述半导体器件包括：

包含形成小于180度的外角的拐角部并邻接的第1、第2边的有源区域图案，和

在上述有源区域图案上方且接近上述拐角部配置的栅极图案；

该半导体器件的制造方法包括下述工序：

(a)用具有第1掩模图案的第1掩模，对对应于包含分割上述有源区域图案的上述第1边的第1分割图案的区域进行曝光；

(b)用具有第2掩模图案的第2掩模，对对应于包含分割上述有源区域图案的上述第2边的第2分割图案的区域进行曝光。

7.根据权利要求6所述的半导体器件的制造方法，其特征在于：

上述半导体器件还包括在与上述有源区域图案处于同一层中且邻接间隔为第一间隔的密集配置的周期性图案；

上述有源区域图案是邻接间隔比上述第一间隔宽的非密集配置的孤立图案；

上述工序(a)包含：用具有上述第1掩模图案的上述第1掩模，对对应于包含分割上述孤立图案的上述第1边的上述第1分割图案和间隔上述周期性图案的第1间隔图案的区域进行曝光；

上述工序(b)包含：用具有上述第2掩模图案的上述第2掩模，对对应于包含分割上述孤立图案的上述第2边的上述第2分割图案和间隔上述周期性图案的第2间隔图案的区域进行曝光。

8.根据权利要求7所述的半导体器件的制造方法，其特征在于：

上述第1掩模图案和上述第2掩模图案在分割区域附近具有重叠的区域。

9.一种半导体器件的制造方法，其特征在于：

上述半导体器件包括：

包含形成小于180度的外角的拐角部并邻接的第1、第2边的有源区域图案，和

在上述有源区域图案上方且接近上述拐角部附近配置的栅极图案；

该半导体器件的制造方法包括下述工序：

(a)用具有第1掩模图案的第1掩模，对对应于包含分割上述有源区域图案的上述第1边的第1分割图案的区域进行曝光；

(b)用具有第2掩模图案的第2掩模，对对应于包含分割上述有源区域图案的上述第2边的第2分割图案的区域进行曝光，

上述第1掩模图案和上述第2掩模图案在分割区域附近具有重叠的区域。

10.一种半导体器件的制造方法，其特征在于：

上述半导体器件在同一层中包括：

邻接间隔为第一间隔的孤立图案，和

邻接间隔比上述第一间隔狭小的周期性图案；

上述孤立图案包含形成小于180度的外角的拐角部并邻接的第1、第2边；

该半导体器件的制造方法包括下述工序：

(a)用具有第1掩模图案的第1掩模，对对应于包含分割上述孤立图案的上述第1边的第1分割图案和间隔上述周期性图案的第1间隔图案的区域进行曝光；

(b)用具有第2掩模图案的第2掩模，对对应于包含分割上述孤立图案的上述第2边的第2分割图案和间隔上述周期性图案的第2间隔图案的区域进行曝光。