[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及一种半导体器件的制造方法。

背景技术

平板印刷技术中的微细化正在向曝光波长短波化、及增大曝光装置的成像光学系统的孔径(NA值)的方向发展。具体地，将曝光波长短波化为I线(波长365nm)、KrF受激准分子激光(波长248nm)和ArF受激准分子激光(波长193nm)。另外，NA值也逐渐变大，成为0.9左右的值，通过进一步在投影透镜和基板之间灌满水进行液浸化，能够实现1以上的NA值。

与此相对，在尖端领域装置中半导体器件所使用的最小间距图案尺寸也形成hp(半间距)65nm→hp45nm→hp32nm的越来越微细化的发展线路。在此，作为转印hp32nm图案的量产工具重点考虑EUV曝光、ArF液浸曝光这2种。不过，从器件开发日程的角度考虑，发现EUV曝光直到量产开始时期之前，对应于量产的装置赶不上器件开发的日程，因此正研究延长ArF液浸曝光的使用期来进行应用。但是，考虑到使用水(折射率1.43)作为液浸液的最大NA值的界限为1.3～1.35，此NA值的可转印的最小间距理论界限值为K1×波长/NA＝0.25×193/1.35＝35.7，不能转印hp32nm图案。

另外，相对于现有的SOC工艺中，k1因子换算(在此k1是工艺因子)为0.35以上的工艺条件下形成最小间距位置图案的情况，对正在研究的应用于hp32nm节点SOC布线层等中的最小图案间距90nm图案来说，根据可应用曝光装置的关系，若k1＝0.3左右时，就在接近理论界限值k1＝0.25的工艺条件下进行图案形成，在k1＝0.3左右的工艺条件下构筑如逻辑布线图案这样的任意形状图案的操作非常困难。

由于这种情况，作为32nm节点SOC对应的平板印刷技术，正在研究ArF液浸曝光+两次构图技术。即，为了在k1＝0.35左右的工艺条件下形成图案，正在研究为了缓和转印到基板上的所希望的电路图案的图案间距而分解为多条掩模图案、并对所分解的掩模图案进行多重曝光或进行多重加工的图案转印方法。

具体地，考虑以SOC的布线图案等的任意形状图案配置作为前提时，在分辨率的公式CD＝k1×曝光波长/NA(在此CD为分辨率、NA为孔径)中k1＞035的情况下，图案配置间距为CD×2以上，即使不分割图案也可以通过一次曝光来转印，但在k1＜0.35的情况下，通过一次曝光来转印图案配置间距为CD×2以上的图案变得更困难，因此有分割掩模图案以便缓和图案的配置间距的方法。

另外，两次构图法的图案分割方法有几种方法，存在如上所述的在密集配置的周期性图案中对每一个图案进行间隔以分割为两个掩模图案的方法，或在密集配置形成在同一层中的2维的电路图案的情况下，分割为x方向成分和y方向成分的2种掩模图案的方法。这种分割的掩模图案可以通过多重曝光或所谓曝光→加工→曝光→加工的多重加工来形成所希望的图案。

作为此种图案转印方法，有将分辨界限间距以下的图案一直缓和成可分辨的间距配置，从而分割图案图形的方法。例如，在ArF、NA＝1.30的条件下，当加工比理论分辨界限值hp＝37nm更微细的32nmL/S(hp＝32nm)图案的情况下，对行图案每隔一行地分割为两个掩模图案，分别设为32nm行/128nm间距的图案。使用此方法进行多重曝光及多重加工来形成所希望的图案。(例如，参照下述的非专利文献1～4)。

另外，有使用电子射线曝光法的多重曝光方法，还有通过将图案的弯曲部分作为分割边界，并在图案的弯曲部中的锐角部分中设计2重曝光部分，或者在钝角部分设计非曝光部分进行修正，形成所希望的图案的方法(例如，参照下述的专利文献1)。

[非专利文献1]SEMATECH Litho Forum 2006 conference proceedings

[非专利文献2]Proceedings of SPIE 2005，vol 5754-32

[非专利文献3]Proceedings of SPIE 2006，vol 5754-203

[非专利文献4]Proceedings of SPIE 2006，vol 6154-37

[专利文献1]日本特开平11-135417公报

在使用现有的两次构图法的图案转印方法中，根据处于同一层中的图案密度关系来判定是否进行掩模图案分割。即，如hp32nm等的很难通过一次曝光进行转印或者不可能转印的图案密度大的图案，使用分割的掩模图案进行多重曝光、多重加工，图案密度小的图案不进行分割，通过一次曝光来进行转印。