[发明专利]非易失性半导体存储装置及其控制方法

权利要求书

1.一种非易失性半导体存储装置，包括：

多个位线；

多个字线；

多个非易失性存储单元，该多个非易失性存储单元配置在上述多个位线与多个字线的各个交点处，都具有浮置栅和控制栅；

行地址译码器，该行地址译码器从上述多个字线中选择一根字线；

列地址译码器，该列地址译码器从上述多个位线中同时选择一对位线；

差分放大器，该差分放大器对分别与上述列地址译码器所选择的一对位线相连接的一对非易失性存储单元向该一对位线输出的单元电流的差电流所对应的电位差进行放大；以及

控制单元，该控制单元控制上述非易失性存储单元，使上述多个非易失性存储单元，在上述单元电流成为事先决定的值以上之前的时间内，由上述浮置栅向上述控制栅流过F-N沟道电流，来实施数据的擦除动作，而在上述擦除动作之后，使由上述列地址译码器选择的一对非易失性存储单元中的一个非易失性存储单元开始数据的写入动作，并在上述一对存储单元的上述单元电流的差电流到达上述差分放大器不会误动作的值的时刻，使写入动作停止。

2.如权利要求1所述的非易失性半导体存储装置，其特征在于：上述非易失性存储单元，包括：漏极、源极、形成在上述漏极与上述源极间的沟道、在上述沟道上局部隔着第1绝缘膜与上述源极重叠的浮置栅、以及局部隔着第2绝缘膜与上述浮置栅重叠而形成的控制栅，

上述控制单元，通过经上述第1绝缘膜向上述浮置栅注入电子，来实施数据的写入动作，而通过使注入上述浮置栅中的电子经上述第2绝缘膜作为F-N沟道电流排到上述控制栅，来实施数据的擦除动作。

3.如权利要求1或2所述的非易失性半导体存储装置，其特征在于：上述多个非易失性存储单元配置为相同方向，且具有相同的晶体管尺寸。

4.一种非易失性半导体存储装置，包括：

第1存储单元阵列，该第1存储单元阵列由配置在多个第1位线与多个字线的各个交点处且都具有浮置栅和控制栅的多个第1非易失性存储单元所组成；

第2存储单元阵列，该第2存储单元阵列由配置在多个第2位线与多个字线的各个交点处且都具有浮置栅和控制栅的多个第2非易失性存储单元所组成；

行地址译码器，该行地址译码器从上述多个字线中选择一根字线；

列地址译码器，该列地址译码器从上述多个第1位线中选择一根位线，同时从上述多个第2位线中选择一根位线；

差分放大器，该差分放大器对分别与上述列地址译码器所选择的一对位线相连接的一对非易失性存储单元向该一对位线输出的单元电流的差电流所对应的电位差进行放大；以及

控制单元，该控制单元控制上述非易失性存储单元，使上述多个第1及第2非易失性存储单元，在上述单元电流成为事先决定的值以上之前的时间内，由上述浮置栅向上述控制栅流过F-N沟道电流，来实施数据的擦除动作，而在上述擦除动作之后，使由上述列地址译码器选择的一对非易失性存储单元中的一个非易失性存储单元开始数据的写入动作，并在上述一对存储单元的上述单元电流的差电流到达上述差分放大器不会误动作的值的时刻，使写入动作停止。

5.如权利要求4所述的非易失性半导体存储装置，其特征在于：上述第1及第2非易失性存储单元，包括：漏极、源极、形成在上述漏极与上述源极间的沟道、在上述沟道上局部隔着第1绝缘膜与上述源极重叠的浮置栅、以及局部隔着第2绝缘膜与上述浮置栅重叠而形成的控制栅，

上述控制单元，通过经上述第1绝缘膜向上述浮置栅注入电子，来实施数据的写入动作，而通过使注入上述浮置栅中的电子经上述第2绝缘膜作为F-N沟道电流排到上述控制栅，来实施数据的擦除动作。

6.如权利要求4或权利要求5所述的非易失性半导体存储装置，其特征在于：上述多个第1及第2非易失性存储单元配置为相同方向，且具有相同的晶体管尺寸。