[发明专利]用以降低邻近栅极间的干扰的半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

半导体基板，所述半导体基板具有有源区，所述有源区具有延伸横过所述有源区的多个凹陷的沟道区以及也延伸横过所述有源区的多个结区，其中所述有源区中的任何两个凹陷的沟道区或者任何两个结区不邻接；

栅极，形成于所述有源区的凹陷的沟道区内和上方；

器件隔离结构，形成于所述半导体基板内以界定所述有源区，其中所述器件隔离结构具有凹陷部分，所述有源区外部的所述器件隔离结构的凹陷部分的每一个形成于所述有源区的结区的附近，但与所述有源区内的结区分离；以及

栈塞，所述栈塞的每一个形成于所述有源区的每一个结区上方，并延伸以填充所述有源区外部的所述器件隔离结构的凹陷部分。

2.如权利要求1所述的半导体器件，其中所述器件隔离结构的各凹陷部分的宽度在的范围。

3.如权利要求1所述的半导体器件，其中所述器件隔离结构的各凹陷部分的深度在的范围。

4.如权利要求1所述的半导体器件，其中各栈塞由一堆叠体形成，所述堆叠体包括：

第一导电材料，形成于各结区上；以及

第二导电材料，形成于所述第一导电材料上以及所述器件隔离结构的凹陷部分内和上方。

5.如权利要求4所述的半导体器件，其中所述第一导电材料的尺寸大于所述结区的尺寸。

6.如权利要求4所述的半导体器件，其中所述第一导电材料包括外延硅层，所述第二导电材料包括掺杂多晶硅层。

7.如权利要求6所述的半导体器件，其中所述掺杂多晶硅层的掺杂浓度在1×10²⁰离子/厘米³～1×10²²离子/厘米³的范围。

8.如权利要求5所述的半导体器件，其中所述器件隔离结构的一部分夹置于所述结区与所述第二导电材料之间。

9.一种制造半导体器件的方法，包括步骤：

提供半导体基板，所述半导体基板具有有源区，所述有源区具有延伸横过所述有源区的多个凹陷的沟道形成区以及也延伸横过所述有源区的多个结形成区，其中所述有源区中的任何两个凹陷的沟道形成区或者任何两个结形成区不邻接；

形成器件隔离结构于半导体基板内以界定所述有源区；

凹陷所述有源区内的所述沟道形成区，由此形成凹陷的沟道区；

形成栅极于所述有源区的凹陷的沟道区内和上方；

形成结区于所述有源区的结区形成区内；

形成层间电介质于形成有所述结区的所述半导体基板上方；

蚀刻所述层间电介质以露出所述结区以及在各结区前后的器件隔离结构的部分；

形成第一导电材料于各露出的结区上，其中各第一导电材料在各结区前后的器件隔离结构的露出部分的部分的上方延伸；

蚀刻在各结区前后的所述器件隔离结构的露出部分，以形成在各结区前后的凹陷部分，且使得邻近所述结区的所述器件隔离结构的部分保留不被蚀刻；以及

形成第二导电材料于各所述第一导电材料上以及在各结区前后的器件隔离结构的所述凹陷部分内和上方，由此形成包括所述第一导电材料和第二导电材料的堆叠体的栈塞。

10.如权利要求9所述的方法，其中蚀刻所述层间电介质和所述第一导电材料的步骤是利用蚀刻掩模进行的，且在蚀刻所述器件隔离结构的露出部分时使用所述蚀刻掩模。

11.如权利要求9所述的方法，其中所述所述器件隔离结构的凹陷部分的宽度在的范围。

12.如权利要求9所述的方法，其中所述所述器件隔离结构的凹陷部分的深度在的范围。

13.如权利要求9所述的方法，还包括步骤：

在蚀刻所述层间电介质以露出所述结区的步骤之后以及在各露出的结区上形成所述第一导电材料的步骤之前，清洗露出的结区。

14.如权利要求9所述的方法，其中所述第一导电材料是利用选择性外延生长工艺形成的外延硅层。

15.如权利要求9所述的方法，其中所述第二导电材料以重掺杂多晶硅层形成。

16.如权利要求15所述的方法，其中所述重掺杂多晶硅层形成为掺杂浓度在1×10²⁰离子/厘米³～1×10²²离子/厘米³的范围。