[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

隔离区域，形成于半导体衬底中；

栅电极，形成在由形成于所述半导体衬底中的所述隔离区域限定的单元区域上方；

半导体层，位于所述单元区域中，所述半导体层处在所述栅电极的两侧且与至少部分所述隔离区域相分离；

间隔物，形成在所述栅电极的侧壁上，其中所述半导体层的一部分形成在所述间隔物之下；

杂质区域，形成在所述半导体衬底中的所述隔离区域与所述半导体层之间；以及

硅化物层，形成在所述杂质区域和所述半导体层之上。

2.一种半导体器件，包括：

隔离区域，形成于半导体衬底中；

栅电极，形成在由形成于所述半导体衬底中的所述隔离区域限定的单元区域上方；

槽，形成于所述单元区域中，所述槽处在所述栅电极的两侧且与至少部分所述隔离区域相分离；

半导体层，形成于所述槽中，

间隔物，形成在所述栅电极的侧壁上，其中所述半导体层的一部分形成在所述间隔物之下；

杂质区域，形成在所述半导体衬底中的所述隔离区域与所述半导体层之间；以及

硅化物层，形成在所述杂质区域和所述半导体层之上。

3.根据权利要求1所述的半导体器件，其中所述半导体层的晶格常数不同于所述半导体衬底。

4.根据权利要求1所述的半导体器件，其中：

所述半导体衬底是硅衬底；以及

所述半导体层是SiGe层、SiGeC层或者SiC层。

5.根据权利要求1所述的半导体器件，其中所述半导体层形成为与所述隔离区域位于所述栅电极的栅极长度方向上的部分相分离。

6.根据权利要求1所述的半导体器件，其中所述半导体层形成为与所述隔离区域位于所述栅电极的栅极宽度方向上的部分相分离。

7.根据权利要求1所述的半导体器件，其中在所述半导体层与所述隔离区域之间的距离是5nm至100nm。

8.一种用于制作半导体器件的方法，所述方法包括如下步骤：

在半导体衬底中形成隔离区域；

在由形成于所述半导体衬底中的所述隔离区域限定的单元区域上方形成栅电极；

在所述栅电极的侧壁上形成第一间隔物，从而部分暴露位于所述栅电极两侧的单元区域，并且形成掩模，在所述单元区域与所述隔离区域邻近的部分中，所述掩模覆盖其中的至少部分；

通过使用所述第一间隔物和所述掩模在所述单元区域中形成槽；

在所述槽中形成半导体层，所述半导体层处在所述栅电极的两侧且与至少部分所述隔离区域相分离；

除去所述第一间隔物和所述掩模；

在所述栅电极的侧壁上形成第二间隔物；

用杂质来掺杂位于所述第二间隔物两侧上的所述半导体衬底；以及

在所述半导体层和掺杂有所述杂质的所述半导体衬底之上形成硅化物层。

9.根据权利要求8所述的方法，其中所述半导体层的晶格常数不同于所述半导体衬底。

10.根据权利要求8所述的方法，其中：

所述半导体衬底是硅衬底；以及

所述半导体层是SiGe层、SiGeC层和SiC层之一。

11.根据权利要求8所述的方法，其中在形成所述掩模时，所述掩模覆盖所述单元区域的部分，使得所述半导体层被设置为与所述隔离区域位于所述栅电极的栅极长度方向上的部分相分离。

12.根据权利要求8所述的方法，其中在形成所述掩模时，所述掩模覆盖所述单元区域的部分，使得所述半导体层被设置为与所述隔离区域位于所述栅电极的栅极宽度方向上的部分相分离。

13.根据权利要求8所述的方法，其中在形成所述半导体层时，在所述半导体层与所述隔离区域之间的距离设置为5nm至100nm。

14.根据权利要求8所述的方法，其中形成所述硅化物层包括：

在所述半导体层上方形成金属层；以及

通过热处理使所述金属层与所述半导体层反应。