[发明专利]硅-氧化物-氮化物-氧化物-硅型与非门闪存的擦除法

说明书

技术领域

本发明是主张2007年10月18日提出的美国临时申请案60/980,793 号(其发明名称为「硅-氧化物-氮化物-氧化物-硅(SONOS)型与非门闪 存的高效能擦除法」)为优先权，该申请案的所有内容被纳入本文作为参 考。

本发明是属于存储器的技术领域，特别是关于可用以擦除具有介电电 荷捕捉结构的电荷捕捉存储单元的方法。

背景技术

闪存是属于一种非易失性存储器。传统上，闪存多使用浮动栅极存储 单元，其是将电荷储存在介于晶体管通道与栅极间的导电层上。储存的电 荷会影响晶体管的阈值电压，且由储存的电荷所造成的阈值电压可用来表 示数据。

然而，当浮动栅极存储单元的密度逐渐增加时，由相邻浮动栅极内所 储存的电荷将产生干扰，因而限制了浮动栅极存储单元的发展。

另一种存储单元则是利用介电电荷捕捉结构来将电荷储存在晶体管 的通道与栅极之间。此种介电电荷捕捉存储单元并没有像浮动栅极存储单 元的问题，因此，其可被应用在高密度闪存上。

在介电电荷捕捉存储单元中，介电电荷储存层被形成于隧穿介电层 上，而后者是可将电荷储存层与半导体衬底的信道区分离。此外，介电阻 绝层被形成于电荷储存层上，并将电荷储存层与栅极分离。较具代表性的 介电电荷捕捉存储单元为硅-氧化物-氮化物-氧化物-硅(简称SONOS)型 的存储单元。

目前有几种已知的偏压技术可将电子隧穿至电荷储存层内，以达成 SONOS型元件的程序化，这些技术包括富勒-诺丁汉隧穿法(FN)与信 道热电子注入法(CHE)等等。

在擦除SONOS型元件时，可将空穴隧穿至电荷储存层内，或将电子 由电荷储存层内释放。由于介电电荷储存层内的电子并无法自由移动，为 达成实务上擦除速度的要求，空穴隧穿的方式较受到欢迎。

于擦除的过程中，由栅极注入至介电电荷储存层的电子，将导致电荷 储存层内的电子逐渐趋向一平衡状态，进而达到一擦除饱和状态，并限制 存储单元的最低阈值电压。此部分请参照美国专利公告号7,075,828(其发 明名称为「电荷捕捉非易失性存储器的电荷平衡擦除操作机制」，发明人 为吕函庭等人)内的相关说明。

一般而言，低擦除阈值电压是较受到偏好的，对于用于与非门 (NAND)阵列内的存储单元更是如此。因为这么一来，在进行读取和程 序化存储单元时，只需要较低的电压就可进行操作。此外，若擦除阈值电 压过高，对许多应用而言，介于程序化与擦除状态之间的存储器操作区间 会变得过小。

传统上，为达到较低的擦除阈值电压而使用的偏压技术，会导致擦除 速度较慢，主要原因在于在栅极与信道间所使用的电压不能过大。

其它用来达到低擦除阈值电压的方法包括，利用具有高功函数的材料 作为栅极材料及/或具有高介电常数的材料作为介电阻绝层，来减少由栅极 注入的电子。然而，前述的擦除饱和问题仍会影响介电电荷捕捉存储单元 的效能。

有鉴于前述问题，有必要针对擦除饱和的问题，提出可用来擦除介电 电荷捕捉存储单元的高效能方法，进而降低擦除阈值电压。

发明内容

有鉴于此，本发明的主要目的在于提供一种操作介电电荷捕捉存储单 元的方法，其包括由栅极施加一初始电压至存储单元的衬底一预定期间， 以降低存储单元的阈值电压。本发明的方法还包括由栅极施加一连串的电 压至存储单元的衬底，以进一步降低存储单元的阈值电压，其中该一连串 的电压中的一后续电压的大小是小于该一连串的电压中的一先前电压的 大小。

本发明还提供一种存储器元件，包括一介电电荷捕捉存储单元，该介 电电荷捕捉存储单元具有一阈值电压且包括一衬底，衬底包括一信道区、 位于信道区上的一介电电荷捕捉结构以及位于介电电荷捕捉结构上的一 栅极。该存储器元件还包括一偏压调整状态机构，用以施加一偏压调整以 调整该存储单元。该偏压配置包括一初始电压，是由栅极施加至存储单元 的衬底一预定期间，以降低存储单元的阈值电压。该偏压配置还包括一连 串的电压，是由栅极施加至存储单元的衬底，以进一步降低存储单元的阈 值电压，其中该一连串的电压中的一后续电压的大小是小于该一连串的电 压中的一先前电压的大小。