[发明专利]集成电路结构的形成方法

权利要求书

1.一种集成电路结构的形成方法，包括下列步骤：

提供一底部晶片，包括多个底部半导体芯片；

提供多个上裸片，所述多个上裸片接合至所述多个底部半导体芯片；

形成一包围环于该底部晶片之上，且靠近该底部晶片的一外围；

涂覆一保护材料以填充所述多个上裸片的间隙，其中该保护材料的上表 面、所述多个上裸片的上表面与该包围环的上表面等高；

形成一平坦介电层于所述多个上裸片与该保护材料之上；以及

形成一导电特征于该平坦介电层中，其中该导电特征电性连接到所述多 个上裸片与所述多个底部半导体芯片至少之一。

2.如权利要求1所述的集成电路结构的形成方法，其中形成该包围环的 步骤包括：

涂覆一高分子环；以及

在涂覆该保护材料步骤之前，预烘烤该高分子环。

3.如权利要求1所述的集成电路结构的形成方法，其中形成该包围环的 步骤包括压合一干膜作为该包围环。

4.如权利要求1所述的集成电路结构的形成方法，其中在形成该包围环 与涂覆该保护材料步骤之后，进行一平坦化，以平整该保护材料、所述多个 上裸片的上表面以及该包围环的上表面。

5.如权利要求4所述的集成电路结构的形成方法，还包括：平坦化步骤 之后，形成一TSV于所述多个上裸片之一中，其中该导电特征连接到该TSV。

6.如权利要求4所述的集成电路结构的形成方法，还包括：平坦化步骤 之后，形成一接触插塞穿过该保护材料，其中该接触插塞连接到该导电特征 以及所述多个底部半导体芯片。

7.如权利要求1所述的集成电路结构的形成方法，其中涂覆该保护材料 的步骤包括孔版印刷。

8.如权利要求1所述的集成电路结构的形成方法，其中涂覆该保护材料 的步骤包括利用一掩模进行网版印刷，该掩模具有开口对应到所述多个上裸 片的间隙。

9.如权利要求1所述的集成电路结构的形成方法，其中该导电特征的上 表面与该平坦介电层的上表面等高。

10.一种集成电路结构的形成方法，包括下列步骤：

提供一底部晶片，包括多个底部半导体芯片；

接合多个上裸片至所述多个底部半导体芯片；

形成一包围环于该底部晶片之上，且靠近该底部晶片的一外围；

涂覆一保护材料以填充所述多个上裸片的间隙，其中该保护材料被该包 围环包围；

固化该保护材料；

研磨以平坦化该保护材料、所述多个上裸片与该包围环；

形成一平坦介电层于所述多个上裸片、该保护材料与该包围环之上；以 及

形成一铜线于该平坦介电层中，其中该铜线电性连接到所述多个底部半 导体芯片与所述多个上裸片至少之一。

11.如权利要求10所述的集成电路结构的形成方法，其中所述多个上裸 片与所述多个底部半导体芯片是面对面接合。

12.如权利要求10所述的集成电路结构的形成方法，其中研磨之后，露 出所述多个上裸片中的多个硅通孔，且其中该铜线连接到所述多个硅通孔之 一。

13.如权利要求10所述的集成电路结构的形成方法，还包括：研磨之后， 形成一TSV于所述多个上裸片之一中，其中该铜线连接到该TSV。

14.如权利要求10所述的集成电路结构的形成方法，还包括：研磨之后， 形成一接触插塞穿过该保护材料，其中该接触插塞连接该铜线与所述多个底 部半导体芯片。

15.如权利要求10所述的集成电路结构的形成方法，其中该铜线的上表 面与该平坦介电层的上表面等高。