[发明专利]电路结构及其形成方法有效
申请号: | 200810171192.7 | 申请日: | 2008-10-22 |
公开(公告)号: | CN101599473A | 公开(公告)日: | 2009-12-09 |
发明(设计)人: | 李久康;郑创仁;蔡尚颖;吴汀淏;陈相甫 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L23/485 | 分类号: | H01L23/485;H01L23/50;H01L27/02;H01L21/60 |
代理公司: | 北京中原华和知识产权代理有限责任公司 | 代理人: | 寿 宁;张华辉 |
地址: | 中国台湾新竹市*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电路 结构 及其 形成 方法 | ||
1.一种电路结构,其特征在于其包含:
一基板;
多个非晶硅接线柱,位于该基板上,其中该些非晶硅接线柱彼此相邻且分离,且其中该些非晶硅接线柱之至少一第一者包含:
一第一非晶硅层;以及
一第一粘着层,位于该第一非晶硅层上且邻接于该第一非晶硅层,
其中该些非晶硅接线柱之至少一第二者包含:
该第一非晶硅层;
该第一粘着层,位于该第一非晶硅层上且邻接于该第一非晶硅层;
一第二非晶硅层,位于该第一粘着层上且邻接于该第一粘着层;以及
一第二粘着层,位于该第二非晶硅层上且邻接于该第二非晶硅层,
其中该些非晶硅接线柱之至少一第三者包含:
该第一非晶硅层;
该第一粘着层,位于该第一非晶硅层上且邻接于该第一非晶硅层;
该第二非晶硅层,位于该第一粘着层上且邻接于该第一粘着层;
该第二粘着层,位于该第二非晶硅层上且邻接于该第二非晶硅层;
一第三非晶硅层,位于该第二粘着层上且邻接于该第二粘着层;以及
一第三粘着层,位于该第三非晶硅层上且邻接于该第三非晶硅层。
2.根据权利要求1所述的电路结构,其特征在于其更包含:
一传导部件,位于该第一非晶硅层下且电性连接于该第一非晶硅层;以及
一集成电路,位于该基板中且电性连接至该传导部件。
3.根据权利要求1所述的电路结构,其特征在于其中所述的第一非晶硅层与该第二非晶硅层的厚度小于6.5千埃。
4.根据权利要求1所述的电路结构,其特征在于其中所述的多个非晶硅接线柱藉由多个空气隔离而彼此分离,且其中该电路结构更包含一部件位于该多个空气隔离的多个部分的正上方。
5.根据权利要求4所述的电路结构,其特征在于其更包含一传导膜,位于该多个非晶硅接线柱上且邻接于该多个非晶硅接线柱,其中该传导膜由一附加空气隔离而与该多个非晶硅接线柱的至少之一分离。
6.一种电路结构的形成方法,其特征在于其包含以下步骤:
提供一基板;
形成一第一非晶硅层于该基板上;
形成一第一粘着层,使其位于该第一非晶硅层上且邻接于该第一非晶硅层;
图案化该第一粘着层但不图案化该第一非晶硅层;
形成一第二非晶硅层位于该第一粘着层上且邻接于该第一粘着层;
形成一第二粘着层位于该第二非晶硅层上且邻接于该第二非晶硅层;
图案化该第二粘着层但不图案化该第二非晶硅层;以及
利用该第一粘着层与该第二粘着层的剩余部分作为蚀刻终止层进行一非等向性蚀刻,以暴露出该第一及第二非晶硅层的非晶硅,其中产生了多个非晶硅接线柱。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810171192.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于高压设备的静电放电保护构图
- 下一篇:组装电子元件的设备