[发明专利]可控等效串联电阻的去耦电容器

说明书

技术领域

本发明涉及电容器。更具体地，本发明涉及一种在信号和功率滤波技术上具有广泛应用的垂直取向的多层陶瓷电容器结构。

背景技术

本发明一般地涉及用于去耦电容器的改进元件设计，这种改进元件设计通常使得器件具有低成本、低电感以及可控等效串联电阻(ESR)这些特征。

随着电子电路应用中开关速度的加快和脉冲上升时间的降低，对降低电感的需求严重限制了系统性能的改进。甚至于作为本地能源(local energysource)的去耦电容器，都会产生不可接受的电压尖峰，这可以由运算式V＝L(di/dt)反映出来。从而，在di/dt相当大的高速电路中，潜在电压尖峰的大小只能靠降低电感值L来减小。

相比于标准多层芯片型电容器，现有技术有许多用于降低芯片型电容器的等效串联电感或ESL的手段。第一种代表性手段涉及倒置几何端子(reverse geometry termination)，例如用于低电感芯片型电容器(LICC)的设计中，如由AVX公司生产和销售的低电感芯片型电容器。在LICC中，电极端接于芯片的长边，而不是短边。由于芯片型电容器的总电感部分地取决于它的长宽比，因此LICC倒置几何端子致使比常规MLC芯片降低多达六倍的电感。

交指型电容器(IDC)采用了第二种降低电容器电感的已知手段。IDC采用包括一个主体部分和多个接片(tab)部分的电极，这些接片部分与电容器外围处形成的各自相应端子相连接。多个这样的端子能帮助减少器件的寄生电感。美国专利No.6,243,253(DuPre等人)就公开了关于交指型电容器的例子。

另一种用于减小电容器电感的已知技术是：设计交错的电流路径而使电容器电极的互感因子最小化。一种例如由AVX公司生产和销售并具有LICA商标的低电感芯片阵列产品，就是通过设定球栅阵列多层电容器以使得正极板流出的充电电流沿着相邻的负极板沿相反方向返回，而使互感系数最小化。具有商标的技术的应用通过电极的低长宽比(aspect ratio)、电极接片的排列以消除电感、以及电极相对于安装表面的垂直方位来获取低电感值。

相邻电极具有反向电流路径用以最小化电感，采用这样技术的其它参考文献包括：美国已公开专利申请No.2005/0047059(Togashi等人)和美国专利No.6,292,351(Ahiko等人)。这两篇参考文献都利用电极相对于安装表面的垂直方位。其它参考文献包括美国专利No.5,517,385(Galvagni等人)；No.4,831,494(Arnold等人)和No.6,885,544(Kim等人)，公开了用在垂直取向位置上的电极。

美国专利No.6,483,692(Figueroa等人)作为现有参考文献，公开了旨在减小包括电容性器件的集成电路封装中电感的特征。这篇参考文献意识到电感与电路板的“回路区域”(loop area)或电流必须经过的电距离(或跨度)相关。Figueroa等人希望最小化这个回路区域，从而降低电感水平。Figueroa等人还提供了扩大的表面接点(land)，从而提供更大的表面区域，据说这样可获得以电感和电阻水平降低为特征的更可靠连接。

美国专利No.6,661,640(Togashi)中也公开了通过最大化器件端子的表面区域来降低去耦电容器的ESL的特征。美国专利No.6,917,510(Prymak)公开了一种电容器实施例，其具有为使得电极间具有窄间隙而形成的端子延长部。美国专利No.6,822,847(Devoe等人)中的端电极也覆盖除了电容器主体中心部分的一条细小分隔线之外的所有区域。美国专利No.7,054,136(Ritter等人)公开了一种低电感可控等效串联电阻的多层陶瓷电容器，其在端子中提供数量可以控制的电阻材料。

包括用以降低元件电感的特征的其它已知参考文献对应于美国专利No.6,757,152(Galvagni等人)和No.6,606,237(Naito等人)，其中利用导电通路(via)而在多层电容器中形成与上电极通常具有低电感的连接。

可能针对低电感多层电子器件的特定方面的其它背景技术参考文献包括美国专利No.6,576,497(Ahiko等人)和No.3,444,436(Coda)以及美国已公开专利申请No.2004/0184202(Togashi等人)。

出于各种目的，将所有前述的美国专利和美国已公开专利申请的公开内容通过参考全部引入本申请。

虽然在多层电子元件及相关制造方法的领域中已知有多个方案和可选特征，但还没任何一项设计普遍解决这里讨论的所有问题。