[发明专利]半导体元件的叠层封装结构及其方法

权利要求书

1、一种半导体元件的叠层封装结构，包含：

至少一第一层封装，其内具有至少一个的第一层半导体晶粒，该第一层封装的上表面与下表面有第一层接垫形成，该第一层封装还具有一第一层上增层与/或一第一层下增层以耦合该第一层半导体晶粒的焊垫及该第一层封装上下表面的第一层接垫；及

一第二层封装，其内具有至少一个第二层半导体晶粒与第二层导电通孔，且该第二层封装的上表面与下表面有第二层接垫形成，其中第二层封装具有一第二层上增层与/或第二层下增层以耦合该第二层半导体晶粒的焊垫与该第二层封装上下表面的第二层接垫及第二层导电通孔，而该第一层导电通孔是耦合至该第一层封装上下表面的第一层接垫及该第二层封装上下表面的第二层接垫。

2、如权利要求1所述的半导体元件的叠层封装结构，还包含粘着材料粘附在该第一层封装的下表面上与该第二层封装的上表面上。

3、如权利要求1所述的半导体元件的叠层封装结构，还包含一隔离底座形成在该第一层封装上方，以及锡球/锡块形成在该第二层封装下方。

4、如权利要求1所述的半导体元件的叠层封装结构，还包含至少一个支撑结构位于该第一层封装与该第二层封装之间以避免受外力损伤，该支撑结构可为假锡球/锡块。

5、如权利要求1所述的半导体元件的叠层封装结构，其中该第一层与第二层的上下增层包含多条导线，一个以上的被动元件焊在该第一层封装的上增层上。

6、如权利要求1所述的半导体元件的叠层封装结构，还包含核心胶形成在该第一半导体晶粒与第二半导体晶粒旁。

7、一种形成半导体元件叠层封装结构的方法，包含：

准备一第一层衬底，该衬底具有第一层晶粒容纳通孔与第一层导电连接通孔；

将粘着材料粘附在该第一晶粒四周与底部并将至少一个第一晶粒嵌入该第一层衬底的第一层晶粒容纳通孔中；

在该第一晶粒与第一层衬底的上表面与/或下表面上形成第一层增层，并通过该第一层导电连接通孔将该第一晶粒的第一层焊垫与第一层增层的第一焊接金属垫耦合；

准备一第二层衬底，该第二层衬底具有一第二层晶粒容纳通孔与第二层导电连接通孔；

将粘着材料粘附在该第二晶粒四周与底部并将至少一个第二晶粒嵌入该第二层衬底的晶粒容纳通孔中；

在该第二晶粒与第二层衬底的上表面与/或下表面上形成第二层增层，通过导电连接通孔将该第二晶粒的第二层焊垫与第二层增层的第二焊接金属垫耦合；

在第二层封装上表面的第二焊接金属垫上印上锡膏；

由对准架装系统将该第一层封装的下表面装接在该锡膏上；及

对该锡膏施以回焊形成互连结构。

8、如权利要求7所述的形成半导体元件叠层封装结构的方法，还包含以铜箔基板、溅镀金属、铜/镍/金电镀的方式在该第一层封装与第二层封装上形成重布层。

9、如权利要求7所述的形成半导体元件叠层封装结构的方法，还包含在该第一层封装上形成隔离底座。

10、一种形成半导体元件叠层封装结构的方法，包含：

准备一第一层衬底，该衬底具有第一层晶粒容纳通孔，且其上下表面上具有一第一层焊接金属垫；

将粘着材料粘附在该第一晶粒四周与底部并将该至少一个第一晶粒嵌入该第一层衬底的第一层晶粒容纳通孔中；

在该至少一第一晶粒与第一层衬底的上表面与/或下表面上形成第一层增层，并将该第一晶粒的焊垫与该第一层衬底上下表面上的第一焊接金属垫耦合；

准备一第二层衬底，该第二层衬底具有一第二层晶粒容纳通孔与第二层导电连接通孔；

将粘着材料粘附在该第二晶粒四周与底部并将至少一个第二晶粒嵌入该第二层衬底的晶粒容纳通孔中；

在该第二晶粒与第二层衬底的上表面与/或下表面上形成第二层增层，通过该第二层导电连接通孔将该第二晶粒的焊垫与该第二层增层的第二焊接金属垫与该第二层衬底上下表面的部分第二焊接金属垫耦合；及

以粘着材料对准并堆栈该第一层封装与第二层封装，以机械钻孔方式形成互连通孔，该互连通孔是从该第一层封装的第一焊接金属垫穿过该第二层衬底的上表面、核心胶材至下表面处，并将导电材质填入该互连通孔以形成互连结构。