[发明专利]薄膜晶体管阵列基板的制造方法及显示装置

说明书

技术领域

本发明涉及薄膜晶体管阵列基板的制造方法，还涉及装有用上述 薄膜晶体管阵列基板的制造方法制造的薄膜晶体管阵列基板的显示装 置。

背景技术

薄膜晶体管(以下也称为「TFT」(Thin Film Transistor))作为有源矩 阵(active matrix)液晶显示装置(AMLCD：Active-Matrix Liquid-Crystal Display)的像素驱动用晶体管而被广泛采用。在TFT中非晶质(无定形 (amorphous)硅(Si)膜也作为半导体膜而使用，这是因为可用少的工序数 进行制造，容易实现绝缘性基板大型化，因此生产性高而被广泛采用。

在TFT阵列基板的制造工序中至少需要5道不同的蚀刻工序。另 外，为了形成对应于各自的蚀刻(etching)工序的光刻胶图案(resist pattern)，需要5道照相制版工序，为了进行这5道照相制版工序，要 使用5枚光掩模(photo mask)(例如，专利文献1)。

近年来，提出了进一步减少制造工序数，而使制造成本降低的方 法(例如，专利文献2～5)。通过采用所谓的多灰度曝光技术及剥离(lift off)法等，将减少制造工序数。采用多灰度曝光技术，能够在光刻胶层 上有意地形成膜厚差。为了在光刻胶层上形成膜厚差，需要在光掩模 上形成中间灰度区域，让与通过透明基板的光量相比更少的光量通过 该区域。关于中间灰度区域的形成方法，公知有使用灰色调掩模(gray tone mask)的方法及使用半色调掩模(half tone mask)的方法。所谓灰色 调掩模，是将照相制版工序中成为不析像的微小图案配置成狭缝状(slit) 或格子状，以控制该部分的透光光量的掩模。半色调掩模是用半透明 膜形成中间灰度区域的掩模。

专利文献2公开了一种采用4枚掩模技术，制造具有静电保护电 路部的逆叠积型液晶显示装置的方法，专利文献3中公开了一种制造 横向电场驱动液晶显示器的方法。另外，专利文献4中公开了一种具 备同时采用剥离法和多灰度曝光技术而减少制造工艺(process)的逆叠 积型(inverted staggered)TFT的液晶显示装置的制造方法。

专利文献1：特开平11-64884号公报

专利文献2：特开2002-26333号公报的图1～图3、段落号 0037-0047

专利文献3：特开2004-318076号公报的图7～10、段落号 0022-0028

专利文献4：特开2007-59926号公报图的2～6和图11、段落号 0042-0060和0074-0079

专利文献5：特开2003-172946号公报

发明内容

上述专利文献2中公开了一种不经由层间绝缘膜而在源/漏电极上 形成透明导电膜(透明电极层)，且经由此透明导电膜，使源/漏电极与 栅电极电连接的结构。但是，与栅电极、源/漏电极中通常使用的金属 材料相比，作为透明导电膜而通常使用的ITO、ITZO或IZO等的体积 电阻率大约高2位数。所以，如果经由透明导电膜，将源/漏电极与栅 电极电连接，则为了抑制电阻上升而需要充分地确保与透明导电膜的 接触面积。

上述专利文献3中记载的液晶显示装置是不使用ITO等透明导电 膜的结构，所以能够实现低成本化。但是，存在的问题是：在作为输 入外部信号等的端子部的开口部中，由于金属露出，因此端子部的金 属易于因外部的气氛而受到腐蚀。另外，在上述专利文献3中，由于 在栅绝缘膜及半导体层的层叠膜上设有接触孔，因此有可能在接触孔 的一部分上产生表面台阶，在其上层及接触孔内部配置的导电膜的接 触孔部分上的覆盖层劣化，产生断线等问题。

上述专利文献4中公开了一种经由透明导电膜而使构成栅电极的 Cr导电膜与构成源/漏电极的金属导电膜电连接的结构。所以，与上述 专利文献2同样，为了抑制电阻上升，需要充分地确保与透明导电膜 的接触面积。

近来，对于确保显示区并使整个显示装置小型化的要求正在提高。 为此，要求一种在显示区的外侧划分出的边框区缩小的结构。另外， 要求可靠性高的显示装置。