[发明专利]信号处理设备

说明书

技术领域

本发明涉及信号处理，具体上涉及用于产生多个同步时钟所需要的信号处理的技术。 

背景技术

在应用到广播和通信系统以及存储媒体等的MPEG(运动图像编码专家组)系统内，使用被称为STC(系统时钟)的时钟，因为必须彼此同步地重放视频和声音。例如，在MPEG-2系统内，将STC的频率限定为27MHz。因此，符合MPEG-2系统的接收设备和重放设备与27 MHz STC同步地进行视频信号处理和音频信号处理。作为用于实现同步的技术，接收端根据参考时钟产生用于视频信号处理的时钟和用于音频信号处理的时钟，并且分别向视频信号处理电路和音频信号处理单元提供所述时钟(参见日本未审查专利申请公布第2003-87229号)。 

另一方面，在实际广播内组合地操作各种标准。例如，在作为在美国的数字广播系统的ATSC(高级电视系统委员会)内，MPEG-2 TS(传送流)、MPEG-2视频、AC-3(音频代码编号3)分别被用作复用系统、视频压缩系统和音频压缩系统。而且，从传统的NTSC(国家电视标准委员会)系统到HDTV(高清晰度电视)系统的大量的视频系统被限定为视频系统，并且指定与NTSC系统兼容的两种场速率59.94Hz和60Hz，并且组合地操作它们(参见日本未审查专利申请公布第2006-180005号)。 

图9示出了ATSC系统的几个示例。作为59.94Hz系统的示例，在其中广播信号是在图9内所示的“分辨率：640x480，扫描模式：逐行，帧速率：60/1.001(其在附图内被示出为59.94)Hz”的情况下，每一秒显示视频的大约59.94个帧，每个帧内640x480个像素。但是，实际上，因 为视频信号处理电路执行包括被称为消隐周期的、未在屏幕上显示的部分的处理，因此包括消隐周期的水平像素的数量是858并且总的行数是525。因此，视频信号处理电路对于每个像素执行上述的处理所需要的频率(点时钟)是27MHz，如在下面的表达式(1)内所示： 

表达式(1)          858x525x60/1.001＝27MHz 

而且，在图9内所示的其中广播信号是“分辨率：640x480，扫描模式：逐行，帧速率：60Hz”的情况下的60Hz系统的示例的情况下，必要的点时钟是27x1.001MHz，如下面的表达式(2)内所示： 

表达式(2)          858x525x60＝27x1.001MHz 

在接收具有不同的点时钟的广播信号的接收设备内，必须产生用于与STC同步的所述广播信号的点时钟，以便处理任何所述的广播信号。 

用于产生点时钟的一般方法是使用PLL(锁相环)电路来乘以和除以参考时钟的频率。在旨在产生与STC同步的时钟的系统内，参考时钟一般是27MHz。而且，在日本未审查专利申请公布第2000-350119中公开了一种通过串联两个PLL电路而产生期望的时钟的技术。 

在接收如上所述的59.94Hz和60Hz的广播信号的接收设备内的各种时钟的产生如下。 

图10示出了接收设备的示例。接收设备1包括：时钟产生器10，其产生参考时钟；系统电路22；视频信号处理电路24；音频信号处理电路26；STC计数器30；PLL电路A，其产生要由系统电路22使用的时钟；PLL电路B，其产生要由视频信号处理电路24使用的时钟(点时钟)；以及，PLL电路C，其产生要由音频信号处理电路26使用的时钟(音频时 钟)。 

如上所述，在广播信号内包含的视频信号的点时钟可以具有多个不同的值。在图10内所示的接收设备1内，为了处理四种点时钟：1：74.25MHz、2：74.25/1.001MHz、3：27MHz和4：27x1.001MHz，产生点时钟的PLL电路B需要产生四种点时钟。 

图11示出了当PLL电路B根据参考时钟27MHz而产生上述四种点时钟时的频率乘数和频率除数。如其中所示，对于PLL电路B根据参考时钟27MHz来产生点时钟74.25MHz所需要的频率乘数和频率除数分别是44和16。以下将频率乘数和频率除数表达为“频率乘数/频率除数”。对于PLL电路B产生74.25/1.001MHz、27MHz和27x1.001MHz的点时钟所需要的“频率乘数/频率除数”分别是“250/91”、“2/2”和“1001/1000”。 

在图像处理的领域内，存在用于高速绘制线形的、被称为DDA(数字微分分析)的技术。所述技术适用于以相等的间隔来产生脉冲(参见日本未审查专利申请公布第9-130636号)。