[发明专利]结合有导脚及基板的半导体封装件及其制法

说明书

技术领域

本发明涉及一种半导体封装件，特别是涉及一种以导脚作为半导体芯片与外部装置(External Device)电性连接的输入/输出连接端的半导体封装件。

背景技术

导线架(leadframe)为一导电金属制的芯片框架，一般为铜材料制成，且包括一位于中央的置晶垫(die pad)和多个位于周边的导脚(leads)；其中置晶垫的正面是用以安置一半导体芯片，并通过焊线(bondingwires)将置晶垫上的芯片电性连接至导脚。在焊线制造工艺完成之后，一般是再接着形成一电绝缘性的封装胶体(epoxy-molded compound，EMC；或称为encapsulation body)，用以包覆半导体芯片，但暴露于导脚的外端来作为芯片的外部电性连接点。

露垫型(exposed-pad)半导体封装结构则为一种将导线架的置晶垫的背面外露于封装胶体的底部的半导体封装结构。在表面粘着技术(Surface Mount Technology，SMT)中，即可将此外露的置晶垫背面通过焊锡而焊结至外部的印刷电路板的接地面上，由此而使得所封装的芯片的接地点可经由外露的置晶垫而直接电性连接至印刷电路板的接地面，使得所封装的芯片具有更佳的接地效果。

请参阅图6，为本发明的申请人所拥有的中国台湾公告号第472375号发明专利，其公开一种露垫型(exposed-pad)半导体封装件，如图6所示，其包括有由多个导脚(leads)61及芯片座(die pad)62构成的导线架(lead frame)60，粘设于该芯片座62的顶面62a上的半导体芯片70，用以电性连接该半导体芯片70至各导脚61与芯片座62的多条焊线(bonding wires)80，以及用以包覆该部分导脚61、部分芯片座62、半导体芯片70与焊线80的封装胶体90。由于该导脚61的外导脚(outer leads)及芯片座62的底面62b外露出该封装胶体90，使该半导体芯片70能利用导脚61及芯片座62电性连接至供该半导体封装件设置的如印刷电路板(Printed Circuit Board，PCB)的外部装置；但由于该芯片座62为一片体(sheet body)，仅能作为单一的输入/输出连接端，以与印刷电路板上一个对应的电性连接垫电性连接，故相比于现有的非露垫式半导体封装件，图6所示的半导体封装件相当于仅增加一个输入/输出连接端。因而，对集成化程度提高的半导体芯片而言，仍嫌不足，且其所能达成的信号传输效率或接地稳定性也相对受到限制，导致产品的可靠性降低。

有鉴于此，第6,876,068及6,927,483号美国专利乃提出类似的将芯片座分离成多个间隔开的部分(spaced portions)，以使各分隔开的部分作为输入/输出连接端的结构，如图7所示。虽然是种使芯片座分割成多个部分的设计，能增加输入/输出连接端的数量，但芯片座分离为数个部分后，其与封装胶体间的结合介面会增加，而易因两者间存在的热膨胀系数(Coefficient of Thermal Expansion，CTE)的差异，在后续的温度循环中导致封装胶体与芯片座间的结合介面发生裂痕(Crack)，而影响产品的可靠性；再者，该种将芯片座分离为多个间隔开的部分的设计，所能增加的输入/输出连接端的数量也极为有限，仍无法满足高度集成化的半导体芯片对输入/输出连接端在数量上的需求。此外，虑及热应力的影响，芯片座分割为多个间隔开的部分往往须对称分布，如此，即会限制到间隔开部分的位置配置，遂进而影响到与外部装置电性连接时，在设计上的弹性需求。因此，前述的两美国专利仍存在急待改进的问题。

综上所述，如何提供一种具有多个输入/输出连接端(I/Oconnections)的半导体封装件，以提升传输效率及接电效果，并能避免前述现有半导体封装件的输入/输出连接端数量增加有限、位置无法灵活调整及线路布局复杂凌乱等缺陷，实为此产业急需解决的问题。

发明内容

有鉴于现有设计上的问题，本发明的目的是提出一种结合有导脚与基板的半导体封装件，能有效满足半导体芯片对输入/输出连接端在数量上的需求，提升半导体封装件的电性与可靠性，并令输入/输出连接端具有足够的灵活布局性，以符合与外部装置电性连接时的位置需求。