[发明专利]包括多个数模转换器的集成电路、Σ-Δ调制器电路和校准多个多比特数模转换器的方法

权利要求书

1.一种集成电路，包括：第一多比特数/模转换器，第二多比特数/模转换器，

以及在所述第一和第二多比特数/模转换器之间共用的校准电路，

其中所述第一和第二多比特数/模转换器分别包括多个输出单元，其中配置所述校准电路用以控制所述输出单元的相应输出信号的校准，和

其中所述校准电路包括控制电路，所述控制电路被配置用以将校准输入信号提供给所述第一和第二多比特数/模转换器来选择至少一个输出单元用于校准。

2.根据权利要求1所述的集成电路，其中所述控制电路包括有状态机。

3.根据权利要求1所述的集成电路，其中所述校准电路包括用以基于数据输入信号来选择要被控制的、所述第一和/或第二多比特数/模转换器的输出单元的数据多路复用器。

4.根据权利要求3所述的集成电路，其中配置所述控制电路用以生成所述数据多路复用器的控制信号。

5.根据权利要求1所述的集成电路，其中所述校准电路包括用以基于第一数据输入信号来选择要被控制的、所述第一多比特数/模转换器的输出单元的第一数据多路复用器、和用以基于第二数据输入信号来选择要被控制的、所述第二多比特数/模换器的输出单元的第二数据多路复用器。

6.根据权利要求1所述的集成电路，其中所述输出单元被配置为电流单元，所述电流单元提供输出电流作为输出信号。

7.根据权利要求1所述的集成电路，包括∑-Δ调制器电路。

8.一种∑-Δ调制器电路，包括：第一多比特数/模转换器，第二多比特数/模转换器，以及在所述第一和第二多比特数/模转换器之间共用的校准电路，

其中所述第一和第二多比特数/模转换器分别包括多个输出单元，其中配置所述校准电路来控制所述输出单元的相应输出信号的校准，和

其中所述校准电路包括控制电路，所述控制电路被配置用以将校准输入信号提供给所述第一和第二多比特数/模转换器以选择至少一个输出单元用于校准。

9.根据权利要求8所述的∑-Δ调制器电路，包括：第一反馈环路，以及第二反馈环路，其中在第一反馈环路中提供所述第一多比特数/模转换器和在第二反馈环路中提供所述第二多比特数/模转换器。

10.根据权利要求8所述的∑-Δ调制器电路，包括：第一调制器级，以及第二调制器级，其中在第一调制器级中提供所述第一多比特数/模换器和在第二调制器级中提供所述第二多比持数/模换器。

11.根据权利要求8所述的∑-Δ调制器电路，其中所述控制电路包括有限状态机。

12.根据权利要求8所述的∑-Δ调制器电路，其中所述校准电路包括用以基于数据输入信号来选择要被控制的、所述第一和/或第二多比特数/模换器的输出单元的数据多路复用器。

13.根据权利要求12所述的∑-Δ调制器电路，其中配置所述控制电路用以生成所述数据多路复用器的控制信号。

14.根据权利要求8所述的∑-Δ调制器电路，其中所述校准电路包括用以基于第一数据输入信号来选择要被控制的、所述第一多比特数/模转换器的输出单元的第一数据多路复用器和用以基于第二数据输入信号来选择要被控制的、所述第二多比特数/模转换器的输出单元的第二数据多路复用器。

15.根据权利要求8所述的Σ-Δ调制器电路，其中所述输出单元被配置为电流单元，所述电流单元提供输出电流作为输出信号。

16.根据权利要求8所述的∑-Δ调制器电路，其中所述∑-Δ调制器电路为连续时间型。

17.一种用于校准多个多比特数/模转换器的方法，包括：

生成校准输入信号，

提供校准输入信号到每个多比特数/模转换器，

其中所述多比特数/模转换器分别包括多个输出单元，其中所述方法包括控制所述输出单元的相应输出信号的校准，和

借助于校准输入信号来选择至少一个输出单元用于校准。

18.根据权利要求17所述的用于校准多个多比特数/模转换器的方法，包括：基于数据输入信号来选择要被控制的至少两个输出单元。

19.根据权利要求17所述的用于校准多个多比特数/模转换器的方法，其中在多比特数/模转换器的正常运行期间来实现对多比特数/模转换器的校准。