[发明专利]包括多个数模转换器的集成电路、Σ-Δ调制器电路和校准多个多比特数模转换器的方法

说明书

技术领域

本发明涉及包括多个数/模转换器的集成电路、∑-Δ调制器电路、以及用于校准多个多比特数/模转换器的方法。

背景技术

在一些应用中，多比特模拟转换器的高线性度是基本的。例如，∑-Δ(sigma-delta)调制器电路，(例如如在用于模/数转换的通信应用中所使用的)得益于在∑-Δ调制器电路反馈环中所使用的数/模转换器(digital-to-analog converter)的高线性度。

为了提高数/模转换器的线性度，已知利用动态元件匹配技术或提供具有自校准功能的数/模转换器。

在一些应用中，在集成电路中提供多个多比特数/模转换器。例如，在多反馈∑-Δ调制器中，利用第一数/模转换器以及第二数/模转换器将模拟反馈信号提供给不同的反馈节点。在这种情况下，利用动态元件匹配技术可能导致∑-Δ调制器电路的增加的额外环路延时(excess loop delay)。此外，利用自校准数/模转换器则导致增加的芯片面积需求以及功率消耗。

发明内容

根据本发明提出了一种集成电路，包括：第一多比特数/模转换器，第二多比特数/模转换器，以及在所述第一和第二多比特数/模转换器之间共用的校准电路，其中所述第一和第二多比特数/模转换器分别包括多个输出单元，其中配置所述校准电路用以控制所述输出单元的相应输出信号的校准，其中所述校准电路包括控制电路，所述控制电路被配置用以将校准输入信号提供给所述第一和第二多比特数/模转换器来选择至少一个输出单元用于校准。

根据本发明还提出了一种∑-Δ调制器电路，包括：第一多比特数/模转换器，第二多比特数/模转换器，以及在所述第一和第二多比特数/模转换器之间共用的校准电路，其中所述第一和第二多比特数/模转换器分别包括多个输出单元，其中配置所述校准电路来控制所述输出单元的相应输出信号的校准，其中所述校准电路包括控制电路，所述控制电路被配置用以将校准输入信号提供给所述第一和第二多比特数/模转换器以选择至少一个输出单元用于校准。

根据本发明还提出了一种用于校准多个多比特数/模转换器的方法，包括：生成校准输入信号；提供校准输入信号到每个多比特数/模转换器；其中所述多比特数/模转换器分别包括多个输出单元，其中所述方法包括控制所述输出单元的相应输出信号的校准，和借助于校准输入信号来选择至少一个输出单元用于校准。

根据本发明的一个实施例，提供了一种在第一多比特数/模转换器以及第二多比特数/模转换器之间共用的校准电路。

附图说明

图1示意性地描述了根据本发明实施例的∑-Δ调制器电路。

图2示意性地描述了根据本发明实施例的∑-Δ调制器中的被校准的数/模转换器的电路组件。

图3示出了如图1中所示的∑-Δ调制器中的典型信号值。

图4示意性描述了根据本发明另一实施例的多级∑-Δ调制器电路。

具体实施方式

在下面，通过参考典型实施例以及附图，本发明将得到进一步说明。并不是在限制的意义上来进行描述，而只是为了说明本发明一般性原理的目的。应当理解的是，本发明的范围仅仅由权利要求限定，并不被后文所描述的典型实施例所限制。

另外，应当理解，在后续的典型实施例的详细说明中，任意示出的或者所描述的在两个功能模块、设备、组件、或其它物理或功能单元之间的直接连接或耦合，同样也可以通过间接连接或耦合来实施。

后面所描述的实施例涉及一种包括∑-Δ调制器电路的集成电路，并且典型地被用在用于对通信数据数/模转换的通信应用中，以及涉及相应的校准方法。可以通过无线连接或通过有线连接来传输通信数据。在所示的实施例中，∑-Δ调制器电路是连续时间型的。在其它实施例中，也可以利用其它类型的∑-Δ调制器电路，如开关电容器(switched-capacitor)型的。另外，应当理解的是，后边所描述的构想也可以应用于包括至少两个多比特数/模转换器的其它类型的集成电路。