[发明专利]带有隆起焊盘的电路布线板的制造方法有效
申请号: | 200810176403.6 | 申请日: | 2008-11-07 |
公开(公告)号: | CN101437366A | 公开(公告)日: | 2009-05-20 |
发明(设计)人: | 稻叶雅一 | 申请(专利权)人: | 日本梅克特隆株式会社 |
主分类号: | H05K3/00 | 分类号: | H05K3/00;H05K3/06 |
代理公司: | 北京三幸商标专利事务所 | 代理人: | 刘激扬 |
地址: | 日本国*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 带有 隆起 电路 布线 制造 方法 | ||
技术领域
本发明涉及带有隆起焊盘的电路布线板的制造方法,本发明 特别是涉及在通过半加法形成的电路布图的端子部,设置隆起焊 盘的电路布线板的制造方法。
背景技术
作为在端子部设置隆起焊盘的电路布线板,人们知道有带载 (tape carrier)技术。比如,人们知道有下述的方案,其中,在绝缘 薄膜上的任意的图案结构中覆盖导体层,在要设置导体层的隆起 焊盘的部分以外形成而覆盖抗蚀层,通过电镀处理,在导体层中 的露出的部分,按照形成规定的高度的方式设置突起,然后,去 除抗蚀层,形成所需的隆起焊盘。(参见专利文献1)
专利文献1:日本实开昭51-161073号文献(第5页,图2)
发明内容
对于专利文献1的带载技术,公开有在绝缘薄膜上的任意的 图案结构中覆盖导体层,通过电镀处理增加导体层的厚度,形成 隆起焊盘的方法。在此场合,像图8(a),(b)所示的那样,在绝缘薄 膜50上,设置预先按照图案结构形成的导体层51,比如,如果要 在通过二点点划线表示的部分,形成隆起焊盘52,则在隆起焊盘 52以外的部分,覆盖通过斜线表示的抗蚀层53,在已露出的导体 层51,通过电镀处理设置突起,形成隆起焊盘52。
但是,实际上,像图9(a),(b)所示的那样,电镀部从要形成隆 起焊盘的部分露出,隆起焊盘52相对预定的区域而扩大。于是, 如果邻接的导体层51接近,由于产生从导体层51露出的隆起焊 盘52之间接触的危险,必须进行扩大电路布图间隙的设计,难以 应对电路布图配置的密度的提高。
另外,为了解决这样的问题,人们考虑在电路布图上形成具 有窄于电路布图的宽度的开口的电镀抗蚀层,通过电镀处理,形 成隆起焊盘的方法,但是,在该方法中,与没有电镀部的露出的 情况相反,伴随电路布图的细微化,隆起焊盘前端部面积减小, 在通过各向异性导电膜,将隆起焊盘前端和其它的基板、电路部 件连接时,具有不能够确保连接所必需的面积的问题。
于是,本发明的目的在于在形成带有隆起焊盘的电路布线板 时,通过防止电镀部的露出造成的隆起焊盘之间的接触,可狭小 地设计电路布图间隙,谋求电路布图配置的密度的提高,并且形 成在电路布线图案的整个宽度的范围内延伸的隆起焊盘,抑制伴 随电路布图的细微化造成的隆起焊盘前端面积的降低,确保与电 子部件、其它的基板等的连接面积。
本发明是为了实现上述目的而提出的,技术方案1所述的发 明提供一种带有隆起焊盘的电路布线板的制造方法,其特征在于 在绝缘基材的一个面上配备具有晶种层的单面叠层板,在上述晶 种层的表面中的除了电路形成部以外的部分上,设置第1电镀抗 蚀层,在已露出的晶种层的表面上通过电镀处理形成电路布图, 在该电路布图上,除了在电路布图的整个宽度范围内延伸的形成 隆起焊盘的预定部分以外的部分,设置第2电镀抗蚀层,在已露 出的部分通过电解电镀处理形成隆起焊盘,在去除第1和第2电 镀抗蚀层之后,通过蚀刻处理去除已露出的晶种层。
按照上述方案,单面叠层板的晶种层中的除了电路形成部以 外的部分设置第1电镀抗蚀层,通过电镀处理形成电路布图。然 后,在除了在电路布图的整个宽度范围内延伸的形成隆起焊盘的 预定部分以外的部分,设置第2电镀抗蚀层,进行遮挡,在于该 形成隆起焊盘的预定部分,通过电解电镀处理,形成所需高度的 隆起焊盘时,由于隆起焊盘形成部分的侧面(周缘部)由第1电镀抗 蚀层围绕,故没有附着电镀部。另外,在去除第1和第2电镀抗 蚀层以外之后,如果对已露出的晶种层进行蚀刻去除,则形成下 述带有隆起焊盘的电路布线板,即、形成电路布图电气地独立, 在电路布图的全宽的范围内,在电路布图间隙中电镀部不露出的 隆起焊盘。
技术方案2所述的发明提供技术方案1所述的带有隆起焊盘 的电路布线板的制造方法,其特征在于上述第2电镀抗蚀层通过 喷墨机构形成。
按照该方案,从喷嘴喷射液态的抗蚀墨,在除了在电路布图 的全宽的范围内延伸的形成隆起焊盘的预定部分以外的部分,设 置电镀抗蚀层。由于通过喷墨机构,形成电镀抗蚀层,故不需要 包括电镀抗蚀剂的涂敷或叠置,采用光掩模的曝光、显影的一系 列的工序。
在技术方案1所述的发明中,在通过半加法形成的电路的端 子部设置隆起焊盘时,在隆起焊盘形成部分的侧面(周缘部),电镀 部不会露出而附着。于是,可狭小地设计电路布图间隙,可谋求 电路布图配置的密度的提高。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本梅克特隆株式会社,未经日本梅克特隆株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810176403.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种耐朗新型节能防水屋面系统
- 下一篇:微纳生物粒子介电表征装置