[发明专利]防止晶片处理工艺期间沟槽MOSFET的栅氧化损坏的方法有效
申请号: | 200810176769.3 | 申请日: | 2008-11-18 |
公开(公告)号: | CN101447453A | 公开(公告)日: | 2009-06-03 |
发明(设计)人: | 潘梦瑜;何增谊;陈开宇 | 申请(专利权)人: | 万国半导体股份有限公司 |
主分类号: | H01L21/822 | 分类号: | H01L21/822;H01L27/06 |
代理公司: | 上海申汇专利代理有限公司 | 代理人: | 白璧华;翁若莹 |
地址: | 百慕大哈密尔*** | 国省代码: | 百慕大群岛;BM |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 防止 晶片 处理 工艺 期间 沟槽 mosfet 氧化 损坏 方法 | ||
1.一种在沟槽MOSFET器件的顶部增设静电放电ESD保护模块时在晶片处理工艺期间防止沟槽MOSFET的栅氧化损坏的方法,所述ESD保护模块具有一个底层,该底层的图案化工艺被认为会引起对沟槽MOSFET的栅氧化的损坏,其特征在于,该方法包括:
a)提供具有制造于其上的若干沟槽MOSFET的晶片;
b)在晶片的顶部增设绝缘层,该绝缘层能防止底层图案化工艺损坏沟槽MOSFET的栅氧化;
c)在该绝缘层上增设并图案化ESD保护模块。
2.如权利要求1所述的防止栅氧化损坏的方法,其特征在于,该方法进一步包括:
d)移除所述绝缘层的不位于ESD保护模块下方的部分。
3.如权利要求1所述的防止栅氧化损坏的方法,其特征在于,在步骤b)和c)之间,该方法进一步包括:
b1)移除位于沟槽MOSFET的部分主体顶部的所述绝缘体,其中,所述部分主体的材料损坏不会影响沟槽MOSFET的功能。
4.如权利要求2所述的防止栅氧化损坏的方法,其特征在于,其中底层的图案化工艺使用第一刻蚀剂,并且相应地,增设绝缘层的步骤进一步包括选择使用第一刻蚀剂时与所述底层相比较呈现更低的刻蚀速率的绝缘层。
5.如权利要求4所述的防止栅氧化损坏的方法,其特征在于,其中绝缘层的移除工艺使用第二刻蚀剂,并且相应地,增设绝缘层的步骤进一步包括选择使用第二刻蚀剂时与栅氧化相比较呈现更高的刻蚀速率的绝缘层。
6.如权利要求2所述的防止栅氧化损坏的方法,其特征在于,其中所述栅氧化损坏会引起通过沟槽MOSFET的过大的漏电流,并且相应地,增设绝缘层的步骤进一步包括选择能防止底层图案化工艺造成对栅氧化的损坏的绝缘层。
7.如权利要求6所述的防止栅氧化损坏的方法,其特征在于,其中晶片由硅制成。
8.如权利要求7所述的防止栅氧化损坏的方法,其特征在于,其中沟槽MOSFET是N-沟道MOSFET或P-沟道MOSFET。
9.如权利要求8所述的防止栅氧化损坏的方法,其特征在于,其中沟槽MOSFET的上主体由栅氧化顶部的衬垫氧化的双层构成。
10.如权利要求9所述的防止栅氧化损坏的方法,其特征在于,其中所述栅氧化在晶片处理工艺中在晶片的顶部热生长。
11.如权利要求10所述的防止栅氧化损坏的方法,其特征在于,其中所述衬垫氧化在栅氧化的顶部热生长。
12.如权利要求9所述的防止栅氧化损坏的方法,其特征在于,其中所述底层由用低温淀积工艺淀积的低温氧化LTO构成。
13.如权利要求12所述的防止栅氧化损坏的方法,其特征在于,其中LTO的图案化工艺使用刻蚀剂,并且相应地,增设绝缘层的步骤进一步包括选择与LTO相比较呈现更低的刻蚀速率的绝缘层材料。
14.如权利要求13所述的防止栅氧化损坏的方法,其特征在于,其中选择绝缘层的步骤进一步包括将Si3N4层用作绝缘层。
15.如权利要求14所述的防止栅氧化损坏的方法,其特征在于,其中增设绝缘层的步骤进一步包括通过低压化学气相淀积LPCVD工艺在衬垫氧化的顶部形成Si3N4层。
16.如权利要求15所述的防止栅氧化损坏的方法,其特征在于,其中图案化LTO的步骤进一步包括选择进一步最大化LTO和Si3N4之间刻蚀速率的差别从而保证在LTO图案化过程完成时仍留下足够数量的Si3N4保护其下方的衬垫氧化层的LTO化学刻蚀剂。
17.如权利要求16所述的防止栅氧化损坏的方法,其特征在于,其中选择LTO化学刻蚀剂的步骤进一步包括用氢氟酸HF刻蚀LTO。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于万国半导体股份有限公司,未经万国半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810176769.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造