[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件，更具体地说，涉及一种用于防止半导体器件的操作速度降低的半导体器件的结构及制造方法。

背景技术

例如DRAM等半导体器件需要将大量晶体管容纳在有限的区域中，以提高集成度。因此，已经提出一种用作如下元件的纵向晶体管：即通常具有4F²面积的集成度较高的存储单元所包括的元件。纵向晶体管具有围绕竖直沟道的环绕栅极结构。

为了在面积为4F²的区域中形成环绕栅极，选择性地对沟道区域进行等向性蚀刻，使得沟道区域形成为薄于源极/漏极区域，从而获得良好的器件特性。因此，纵向晶体管可以有效地利用有限的区域。另外，因为能够制造出尺寸较小的晶体管，因此纵向晶体管已经在与DRAM有关的各种领域中受到关注。

即使当器件面积缩小时，纵向晶体管仍然可以保持预定的沟道长度，因而纵向晶体管在改善短沟道效应(SCE)方面是有效的。具体地说，环绕栅极可以使栅极的可控性最大化以改善SCE，并且具有较大的电流流动区域以提供良好的操作电流特性。为了达到这些目标，需要纵向晶体管具有薄且长的结构以提高集成度。为了提高栅极绝缘膜的可靠性，纵向晶体管的环绕栅极包括经掺杂的多晶硅(Si)。此外，随着纵向晶体管的厚度变薄，栅电极的厚度也变薄，这增加了环绕栅极的电阻。

环绕栅极连接至镶嵌字线，镶嵌字线将环绕栅极的侧壁连接在一起，因而增加了字线的电阻。电阻的增加降低了半导体器件的操作速度。因此，能够由一个字线操作的单元的数量减少。

图1是示出制造半导体器件的传统方法的俯视图。制造半导体器件的传统方法包括提供半导体基板100、纵向晶体管沟道115、栅电极120、位线130、字线150、接触插塞185、以及导线195。

对半导体基板100进行蚀刻以形成纵向晶体管115。形成围绕纵向沟道115的栅电极120。在纵向晶体管的底部形成埋入式位线130。通过字线150将围绕纵向晶体管的栅电极120电连接在一起。

字线150从单元区域的边缘连接至外围电路区域(未示出)的接触插塞(未示出)和导线(未示出)以接收操作电压。底部位线130与传感放大器区域1000的接触插塞185和导线195连接，以接收并传送信号。

图2和图3是示出图1所示的半导体器件的剖视图。图2是示出沿着图1的X-X′所截取的剖视图，并且图3示出沿着图1的Y-Y′所截取的剖视图，对半导体基板100进行蚀刻以形成纵向晶体管沟道115。形成围绕纵向晶体管沟道115的栅电极120。

形成埋入纵向晶体管的底部中的位线130，并且形成用于将埋入式位线130间隔开的绝缘膜140。形成用于将围绕纵向晶体管的栅电极120连接起来的字线150。在将层间绝缘膜160和170形成于所得结构上之后，对层间绝缘膜160和170进行蚀刻以形成连接至纵向晶体管沟道115的单元插塞165和175。

对绝缘膜140、层间绝缘膜160和170进行蚀刻以形成触点孔(未示出)，触点孔使埋入式位线130的端部露出。将插塞材料埋入到触点孔(未示出)中，以形成接触插塞185。接触插塞185连接至传感放大器区域上的导线195。

如上所述，包括纵向晶体管的半导体器件具有这样的结构：该结构通过环绕栅极(栅电极)来传送字线的电压。然而，由于环绕栅极包括多晶硅层，字线的电压通过该结构来传送，因此环绕栅极具有高电阻从而降低了字线的信号速度。因此，可以由一个字线操作的单元的数量减少。

发明内容

本发明的各个实施例旨在提供一种制造半导体器件的方法，该方法可包括：在纵向晶体管上附加地形成金属字线以获得多层结构，从而防止由于将纵向晶体管的环绕栅极连接起来的镶嵌字线的电阻增加而导致半导体器件的操作速度降低。因此，提高了半导体器件的良品率和可靠性。

根据本发明的一个实施例，一种半导体器件可以包括：多个第一字线，其与纵向晶体管的栅极连接；以及第二字线，其构造成将栅极电源供应至所述第一字线。

在所述半导体器件中，所述第一字线的一端可以形成为垫型。所述第二字线可以在所述第一字线的上方与所述第一字线平行地形成。所述第二字线可以包括金属线。

所述半导体器件还可以包括接触插塞，所述接触插塞构造成将所述第二字线连接至所述第一字线。所述接触插塞可以在所述第一字线的一端形成。