[发明专利]单精度浮点数据存储方法和处理器

权利要求书

1.一种在包括寄存器的处理器中使用的单精度浮点数据存储方法，所 述寄存器具有可以存储双精度浮点数据的尺寸，用于存储双精度浮点数据 和单精度浮点数据，所述方法包括：

如果指定单精度浮点数据处理并指定第一处理，则对所述寄存器的高 位半部分写入输入的单精度浮点数据，并对所述寄存器的低位半部分全部 写入零；

如果指定单精度浮点数据处理并指定第二处理，则对所述寄存器的高 位半部分写入输入的单精度浮点数据，并对所述寄存器的低位半部分不写 入数据；

对指令进行译码，并根据该指令的译码结果执行对寄存器的写处理；

在数据被写入寄存器之前，暂时在重命名寄存器中存储对应于所述第 一处理和/或所述第二处理的数据；

如果指定第一处理，则写入重命名寄存器的数据；以及

如果指定第二处理，若包括在译码结果中的寄存器的写目的地址是偶 数，则把重命名寄存器的高位半部分的数据写到寄存器的高位半部分，若 寄存器的写目的地址是奇数，则把重命名寄存器的高位半部分的数据写到 寄存器的低位半部分。

2.一种处理器，包括：

寄存器，其具有可以存储双精度浮点数据的尺寸，用于存储双精度浮 点数据和单精度浮点数据；

控制单元，用于如果指定单精度浮点数据处理并指定第一处理，则写 输入的单精度浮点数据到寄存器的高位半部分，并对寄存器的低位半部分 全部写入零，或者用于如果指定单精度浮点数据处理并指定第二处理，则 写输入的单精度浮点数据到寄存器的高位半部分，并且不写数据到寄存器 的低位半部分；

用于对指令译码的译码器，其中控制单元根据译码器对指令的译码结 果来执行对寄存器的写处理；

重命名寄存器，用于在数据被写入寄存器之前暂时存储对应于第一处 理或第二处理的数据；以及

提交控制单元，用于设置由译码器译码的指令的控制信号和寄存器的 写目的地址，并用于提交数据在寄存器中的存储，该数据被存储在重命名 寄存器中，其中

如果指定第一处理，则不变地写重命名寄存器的数据，以及

如果指定第二处理，若由提交控制单元设置的寄存器的写目的地址是 偶数，则写重命名寄存器的高位半部分的数据到寄存器的高位半部分，若 寄存器的写目的地址是奇数，则写重命名寄存器的高位半部分的数据到寄 存器的低位半部分。

3.如权利要求2所述的处理器，还包括用于指定第一处理或第二处理 并且保持指定信息的第二寄存器。

4.如权利要求3所述的处理器，其中

第二寄存器是扩展的算术寄存器，并且根据该扩展的算术寄存器是否 有效来确定处理是第一处理还是第二处理。

5.如权利要求3所述的处理器，还包括：

译码器，用于对指令进行译码，其中

当译码器译码用于命令进行单精度浮点算术处理或者单精度浮点加 载/存储处理的指令时，根据第二寄存器的指定，以单精度浮点数据的单 位或者以双精度浮点数据的单位命令读/写寄存器地址。

6.如权利要求3所述的处理器，还包括：

用于对指令译码的译码器；

用于执行算术处理的算术处理单元；以及

用于执行加载处理的加载处理单元，其中

当译码用于命令进行单精度浮点算术处理或单精度浮点加载处理的 指令时，译码器对应于第一处理和第二处理向算术处理单元和加载处理单 元传送共同的操作码，以及

算术处理单元和加载处理单元向寄存器的高位半部分输出结果，并向 低位半部分全部输出零。

7.如权利要求3所述的处理器，还包括：

用于对指令译码的译码器；

用于执行算术处理的算术处理单元；以及

用于执行存储处理的存储处理单元，其中

当译码用于命令进行单精度浮点算术处理或单精度浮点存储处理的 指令时，译码器对应于第一处理和第二处理向算术处理单元和存储处理单 元传送共同的操作码，以及

通过只使用寄存器的高位半部分的长度的数据作为输入，算术处理单 元和存储处理单元分别执行算术处理和存储处理。