[发明专利]单精度浮点数据存储方法和处理器

说明书

技术领域

本发明涉及处理器以及在处理器中使用的单精度浮点数据存储方法。

背景技术

为了改善处理器的性能，具有一种旁路功能，其中当通过获得算术操 作的输入数据进行算术操作时在前一个指令的结果从算术单元输出并被 写入浮点寄存器之前，使用来自算术单元的输出数据作为后续的输入数 据。执行这种旁路功能需要用于检测对前一个指令的依赖性的电路。

与此同时，例如在SPARC-V9(SPARC：注册商标)体系结构中，浮点 寄存器的寄存器地址是5比特的。因此，可以有32个指令。图1表示在 SPARC-V9体系结构中浮点寄存器的配置。32个单精度浮点寄存器(4 字节)被表示为％f0，％f1，％f2，...，％f30，％f31，32个双精度浮点寄存器 (8字节)被表示为％d0，％d2，％d4，...，％d62。对于双精度浮点寄存器， 其地址可以只用偶数来规定。双精度浮点寄存器％d(n)(0≤n≤30)(8字节) 的赋值对应于2个单精度浮点寄存器％f(n)(4字节)和％f(n+1)(4字节) 的合并。

假定一个单精度浮点寄存器被用作4字节寄存器，一个双精度浮点寄 存器被用作8字节寄存器，其中合并2个单精度浮点寄存器，如SPARC-V9 体系结构中那样。例如，如果进行对寄存器％d0输入双精度浮点数据(8 字节)的算术操作，则必须检测寄存器％f0(4字节)和％f1(4字节) 的两个输出定时，以执行上述的旁路功能。结果，和只检测8字节寄存器 当中的依赖性相比，用于双精度浮点寄存器％d0到％d30的依赖性检测电 路需要更大量的电路。

如果处理器中的电路量增加，则不仅其成本性能而且其操作频率降 低。这导致处理器性能的劣化。因而，需要尽可能地减少处理器中的电路 的量。

发明内容

因此，本发明的目的在于，通过提出一种用于在处理单精度浮点数据 和双精度浮点数据的处理器中所使用的新的单精度浮点数据存储方法，尽 可能减少用于配置执行旁路功能的依赖性检测电路的硬件的量。

一种在包括寄存器的处理器中使用的单精度浮点数据存储方法，所述 寄存器具有可以存储双精度浮点数据的尺寸，用于存储双精度浮点数据和 单精度浮点数据，所述方法包括：如果指定单精度浮点数据处理，则对所 述寄存器的高位半部分写入输入的单精度浮点数据，并对所述寄存器的低 位半部分全部写入零。

利用上述的单精度浮点数据存储方法，即使当处理单精度浮点数据处 理时，也能由双精度浮点寄存器处理单精度浮点数据。因此，用于双精度 浮点寄存器的依赖性检测电路可以不加改变地用作这些寄存器的依赖性 检测电路。此外，单精度浮点数据被作为替换的单精度浮点数据处理，从 而可大大减少用于算术单元的输入寄存器的数据选择电路的量。因而，可 以减少处理器内硬件的量。结果，可以防止处理器变得复杂，从而改善操 作频率。

附图说明

图1是表示SPARC-V9体系结构的浮点寄存器的配置的示意图；

图2是表示在本发明的实施例中使用的浮点寄存器的扩展的体系结 构的示意图；

图3是表示替换的单精度浮点数据的格式的示意图；

图4是表示常规的单精度浮点数据的格式的示意图；

图5是表示扩展的算数寄存器(XAR)的配置的示意图；

图6是表示一种处理的流程图，该处理用于确定数据是作为常规单精 度浮点数据还是作为替换的单精度浮点数据被处理；

图7是表示处理器的配置的方框图；

图8是一个示意图，用于说明替换的单精度浮点指令和常规的单精度 浮点指令之间的区别；

图9是表示用于处理单精度浮点算术指令的算术处理单元的数据流 的示意图；

图10是表示用于处理单精度浮点加载指令的加载处理单元的数据流 的示意图；

图11是用于说明在常规的单精度浮点数据处理中在提交时用于更新 浮点寄存器的处理的示意图；

图12是用于说明在替换的单精度浮点数据处理中在提交时用于更新 浮点寄存器的处理的示意图；

图13是表示用于处理单精度浮点存储指令的存储处理单元的数据流 的示意图；

图14是用于说明在SPARC-V9体系结构中寄存器地址的产生的示意 图；