[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法。

背景技术

通常，已经开发了快闪存储器以实现相关技术的可擦可编程只读存储 器(EPROM)和相关技术的电可擦可编程只读存储器(EEPROM)二者 的优点。快闪存储器能够电编程和擦除数据，并且由于其简单的制造工艺 和小型化的芯片尺寸，所以其制造单位成本相对低。

另外，快闪存储器具有随机存取存储器(RAM)的特性，即快闪存储 器是非易失性存储器，即使当没有电源时也保留其存储的数据，并且也能 够电编程和擦除系统中的信息。因此，快闪存储器经常用作代替存储卡或 便携式电子器件的硬盘的存储器件。

在该快闪存储器中，可通过注入热电子进行数据的编程。即，如果由 于源极和漏极之间的电位差而在沟道中出现热电子，那么由于控制栅极的 高电场，能量大于3.1eV(即，构成控制栅极的多晶硅和氧化物层之间的 电势垒)的热电子转移进入浮置栅极并且存储在浮置栅极中。

在某些设计为产生这些热电子的快闪存储器件中，热电子的产生是无 法避免的。然而，由于热电子可使得相关技术的金属氧化物硅(MOS)器 件劣化，所以如可能的话需要设计器件以抑制器件劣化。

在该快闪存储器中，栅极的关键尺寸(CD)是在栅极图案形成期间确 定器件特性的至关重要的因素。

通常，为了形成栅极图案，在半导体衬底上形成多晶硅层，在所述多 晶硅层上形成抗反射层和光刻胶图案。然后，通过使用光刻胶图案作为掩 模图案化抗反射层和多晶硅层。

图1是说明半导体器件制造工艺的一部分的截面图。

半导体衬底10包括单元区CA、单元区CA周围的周边区PA、以及 单元区CA和周边区PA之间的界面区IA。

在半导体衬底10中形成器件隔离层图案11，以限定待形成器件的有 源区。

在单元区CA中形成快闪存储器件。在半导体衬底10上形成浮置栅极 13，在浮置栅极13上形成用于控制栅极的多晶硅层15。

在多晶硅层15上依次堆叠硬掩模层17、抗反射层19和光刻胶图案20， 以通过使用光刻胶图案20作为掩模图案化多晶硅层15来形成控制栅极。

然而，由于浮置栅极13仅形成在单元区CA中，所以在单元区和界面 区之间存在高度差。因此，发生变薄现象，其中抗反射层19在单元区CA 中随着从中心接近边缘而变薄。

抗反射层19的光反射率受变薄现象的影响，并且在图案化多晶硅层 15以形成控制栅极的光刻工艺期间在单元区的边缘处变化(由于抗反射层 19的厚度变化)。因此，光刻胶图案20的CD减小。

如果光刻胶图案20的CD减小，那么光刻胶图案20可能坍塌，并且 可能形成缺陷的存储器件，或者其可阻碍控制栅极CD的均匀调节。这些 限制直接并显著地影响晶片良品率，并且还可劣化器件可靠性。

发明内容

一些实施方案提供半导体器件及其制造方法，该半导体器件通过在用 于形成控制栅极的光刻工艺期间防止抗反射层的变薄现象能够获得期望 或者预定的工艺容限。

在一个实施方案中，半导体器件包括：在半导体衬底的单元区中的浮 置栅极图案；从所述浮置栅极图案延伸至所述单元区周围的界面区的虚拟 浮置栅极图案；和在所述半导体衬底的单元区中与所述浮置栅极图案交叉 的控制栅极图案。

在另一个实施方案中，制造半导体器件的方法包括：形成浮置栅极图 案和虚拟浮置栅极图案，所述浮置栅极图案在半导体衬底的单元区中，所 述虚拟浮置栅极图案从所述浮置栅极图案延伸至所述单元区周围的界面 区；和在所述半导体衬底的单元区中形成控制栅极图案，所述控制栅极图 案与所述浮置栅极图案交叉。

在另一个实施方案中，半导体器件包括：在半导体衬底的单元区中在 第一方向伸长的浮置栅极图案；在所述半导体衬底的单元区中处于与所述 第一方向垂直的第二方向的与所述浮置栅极图案交叉的控制栅极图案；和 在所述第二方向上在所述单元区周围的界面区上的并与所述浮置栅极图 案的一个末端间隔开的虚拟浮置栅极图案。

在另一个实施方案中，制造半导体器件的方法包括：形成浮置栅极图 案和虚拟浮置栅极图案，所述浮置栅极图案在半导体衬底的单元区中，所 述虚拟浮置栅极图案在所述单元区周围的界面区域中在垂直于所述浮置 栅极图案的长度方向的方向上间隔开；和在半导体衬底的单元区中形成控 制栅极图案，所述控制栅极图案与所述浮置栅极图案交叉。