[发明专利]处理器和信息处理设备

说明书

技术领域

本发明的一个方面涉及处理器和信息处理设备。

背景技术

有时使用叫做软件流水线的方法，以便编译器可以改善处理器中处理程 序的性能。图1显示了软件流水线的概念。例如，当描述程序源中的具有 依赖关系的进程A并且硬件执行正如程序所描述的进程时，进程A按顺 序执行，这可能会降低性能。在此情况下，在汇编程序源时编译器优化指令 行的顺序，以便与进程A没有依赖关系并且要在进程A之后执行的进程 B被插入在进程A的指令行之间。从而，硬件可以并行地执行进程A和 B。此最优化叫做“软件流水线”。

根据当程序包括诸如“if”语句之类的条件语句的情况下的条件，是否执 行指令大致有两种方式。一种是基于条件是真还是假的条件转移指令，它是 根据是否要执行指令行如图2所示的那样切换的。然而，如图2所示，为 其确定是否根据条件执行它的指令行不能是软件流水线的目标。

根据条件执行指令的另一种方式是根据条件是真还是假在寄存器之间 移动数据的条件寄存器移动指令，或使用条件存储指令的技术，通过该技术， 信息从寄存器中被读取，并向存储器中写入。这些可以是软件流水线的工具。 这些指令确定是否要根据条件是真还是假来更新结果。换句话说，不管条件 如何，指令行不会变化，相应地，这些指令使得甚至在包括条件语句的部分 使用软件流水线也成为可能(图3和4)。

某些指令集只包括条件寄存器移动指令的定义，而不包括条件存储指 令。当使用这类指令集在处理器中的单一核或单一线程中执行单一程序时， 按如下方式而不是使用条件存储指令来执行处理。首先，将存储器数据加载 到寄存器中。此后，通过使用条件寄存器移动指令，确定是否要更新存储器， 并且通过使用存储指令将该寄存器中的信息存储在存储器中。如果确定不应 该更新程序中的存储器，则再次向存储器中写入已经加载到寄存器的数据。

图5显示了使用条件移动指令代替条件存储指令的流程图。

有一种通过在一个程序中使用多个核(线程并行性)来提高并行处理的 速度的方法。当执行此方法时，有时共享存储器中的数据。当多个核用于线 程并行性时，条件存储指令不能替换为条件寄存器移动指令。

下面将参考图6说明其理由。

在图6中假设，核0执行条件是假的情况，核1执行条件是真的情 况，而其中一个核更新存储器。如果相应的核将数据从寄存器中加载到存储 器中，核1首先将新的数据存储在存储器中，此后，核0再次将相同的数 据存储在存储器中，然后，数据在存储器中变为旧的数据。这会导致在处理 时出错。

导致了图6所示的问题，因为一旦核将数据加载到寄存器中，该数据 不能被另一个核共享。换句话说，不能执行既能提高速度又能共享存储器数 据的线程并行性。此问题可以通过使用条件存储指令来加以解决。

如果使用条件存储指令，则数据不加载到寄存器上，而当条件是真时， 核1根据条件存储指令存储新的数据，而当条件是假时，核0不存储数据， 相应地，新的数据可以反映在存储器中。

甚至在定义了对应于条件存储指令的指令的情况下，除浮点寄存器之 外，还有一个具有专用于屏蔽(mask)的寄存器的指令集。在此情况下，可 以通过使用屏蔽的存储，执行上面的线程并行性。然而，必须检测屏蔽寄存 器的依赖关系，这会增大硬件大小。并非所有的程序都需要屏蔽，因此，硬 件大小的增大会降低成本效率。

在诸如SPARC-V9(SPARC是注册商标)的条件指令中，ICC或 XCC被用作整数的条件码，而fcc0、fcc1、fcc2以及fcc3被用作浮点的条 件码。当，例如在浮点的条件下执行条件指令时，只有四个独立条件(即， fcc0，fcc1，fcc2，以及fcc3)，相应地，不能执行具有五个或更多个条件的 条件进程。这种对可以被保持的条件的数量的限制还使得通过编译器不可能 实现并行性。图8显示了当条件码的最大数量是2时的示例。

近年来，一直使用SIMD(单指令多数据)扩展处理，其中多个寄存器 的数据是作为单一指令的输入数据的向量元素并行地处理的；采用了SIMD 以改善标量处理器的性能。当定义了条件指令的SIMD处理时，必须根据 某一条件执行条件SIMD指令。从而，必须使条件代码或屏蔽寄存器以这 样的方式展开，以使得它们新对应于每一个元素的SIMD。

如上文所描述的，在处理器的常规条件指令中，条件进程的数量是受条 件码的数量限制的，这是有问题的。