[发明专利]制造具有界面阻挡层的半导体器件的方法

说明书

相关申请

本发明要求2008年3月21日提交的韩国专利申请No.2008-0026422的优先权，通过引用将其全文并入。

技术领域

本发明涉及一种制造半导体器件的方法，更特别地，涉及一种制造具有界面阻挡层的半导体器件互连的方法。

背景技术

最近，由于互连(如栅极线、位线、和金属线)的电阻-电容(RC)延迟所造成的信号延迟，增加对用在高速半导体存储器件中的互连的新材料和结构的要求。

特别地，为了减少RC延迟的影响，已提出一种多晶硅金属栅极结构，其中栅极是具有多晶硅层和钨层的多层叠结构，即顺序堆叠的W/多晶Si结构。采用钨的多晶硅金属栅极结构称为钨多晶硅栅极结构。

在这种钨多晶硅栅极结构中，阻挡层是用以抑制钨层和多晶硅层之间的界面反应的界面阻挡层(interface barrier)。氮化钨(WN)层或具有硅化钨(WSi)层和WN层的多层叠结构被用作钨多晶硅栅极结构的阻挡层。

图1为根据一种传统钨多晶硅栅极结构的阻挡层的各层之间所量测的凯文接触电阻(Kelvin Rc)。附图标记‘A’表示钨多晶硅栅极结构的凯文接触电阻，其中氮化钨层插在多晶硅层和钨层之间，而附图标记‘B’表示钨多晶硅栅极结构的凯文接触电阻，其中硅化钨层和氮化钨层插在多晶硅层和钨层之间。

参考图1，对于只有氮化钨层被插在多晶硅层和钨层之间的情形A中，可以观察到高的界面电阻。这是因为在氮化钨层和多晶硅层之间引起硅-氮(Si-N)反应。相比之下，在使用硅化钨层当作阻挡层的情形B中，Si-N反应稍微会受到抑制。

根据图1中所示的测量结果，可以看出具有硅化钨层和氮化钨层的多层叠阻挡层可适用于具有高速性能的存储器件。但是，在实施后续的热处理之后，可以从显微图(参见图2)观察到具有硅化钨层和氮化钨层的多层叠阻挡层并没有充分抑制Si-N反应。

图2为在实施后续的热处理之后具有硅化钨层和氮化钨层的多层叠阻挡层的钨多晶硅栅极结构的显微图。

参考图2，后续的热处理在硅化钨层和氮化钨层之间的界面引起反应。例如，在界面发生WSiN反应和Si-N反应。WSiN反应不影响界面电阻，因为其是金属反应。但是，Si-N反应使界面电阻增加，因为其是电介质反应(dielectric reaction)。

Si-N反应是由于硅化钨层在后续的热处理期间的附聚作用而发生。这是因为当在后续的热处理期间硅(Si)从下面的多晶硅层扩散进入硅化钨层时，使硅化钨层发生相变，并且所产生的硅化钨层附聚以释放由该相变所造成的膜应力。在此方式下，在附聚的硅化钨层之间的空间中，存在直接与硅化钨层和氮化钨层接触二者的界面，因此引起Si-N电介质反应。

如图2所示，即使使用具有硅化钨层和氮化钨层的多层叠阻挡层，硅化钨层的附聚作用也会导致在氮化钨层和多晶硅层之间发生Si-N反应，结果使界面电阻增加。这导致晶体管的RC延迟，使其变得难以满足高速存储器的要求。

由硅化钨的附聚作用所造成的Si-N反应并不限于栅极形成工艺，也发生在采用具有硅化钨层和氮化钨层的多层叠阻挡层的其它线形成工艺期间，例如，金属线形成工艺或位线形成工艺。

发明内容

本发明的实施方案涉及制造半导体器件的方法，其可以在形成具有硅化钨层和氮化钨层的多层叠阻挡层的工艺期间，抑制硅化钨层和氮化钨层之间的Si-N反应。

根据本发明的一方面，本发明涉及一种制造半导体存储器件的方法。该方法包括：形成第一层；同时注入钨源气体和硅源气体，以在第一层之上形成硅化钨层；在硅化钨层之上形成氮化钨层，而不实施另外供应硅源气体的后清洗(post purge)工艺；和在氮化钨层之上形成第二层。

根据本发明的另一方面，本发明涉及一种制造半导体存储器件的方法。该方法包括：形成第一层；通过无后清洗的工艺(post purge freeprocess)，在第一层之上形成硅化钨层；在硅化钨层之上形成氮化钨层，该氮化钨层具有允许氮化钨保持非晶特性的最小氮含量和厚度；和在该氮化钨层之上形成第二层。

附图说明

图1为根据一种传统钨多晶硅栅极结构的阻挡层的各层之间所测量的凯文接触电阻(Kelvin Rc)。

图2为在实施后续的热处理之后具有硅化钨层和氮化钨层的多层叠阻挡层的钨多晶硅栅极结构的显微图。

图3A为根据本发明实施方案的包含阻挡层的半导体器件的截面图。

图3B为通过无SiH₄后清洗工艺制备具有最小氮含量的氮化钨层的钨多晶硅栅极结构的显微图。