[发明专利]具有抬高的源/漏区的MOS器件

说明书

技术领域

本发明一般地涉及半导体器件，特别涉及具有抬高的源和漏区的金属 氧化物半导体(MOS)器件。

背景技术

半导体器件(如金属氧化物半导体器件)的尺寸的减小和固有特性使 得集成电路在速度、性能、密度和每单位功能成本在过去的几十年中持续 改进。

为了提高MOS器件的性能，可以在MOS管的沟道区引入应力来改进 载流子迁移率。一般地，期望在n型金属氧化物半导体(NMOS)器件的 沟道区引入从源到漏方向的张应力，在p型金属氧化物半导体(PMOS)器 件的沟道区引入从源到漏方向的压应力。

对NMOS器件的沟道区加入张应力通常采用两种方法。一个方法是通 过在源和漏区注入碳以形成SiC应力结构。另一个方法是在源和漏区上外 延生长SiC应力结构。这样的方法通常包括以下步骤：在半导体衬底上形 成栅叠层，在栅叠层的侧壁形成栅衬垫，在硅衬底内对准栅衬垫形成凹槽， 以及在凹槽中外延生长SiC应力结构。SiC的晶格常数小于硅，因此对沟 道区施加张应力，该沟道区位于源SiC应力结构和漏SiC应力结构之间。

已经发现这两种方法都无益于改进源/漏电阻R_SD。由外延生长SiC形 成的源/漏区与由向硅衬底注入n型杂质形成的源/漏区具有相当的电阻 R_SD。由注入碳形成的源/漏区的电阻R_SD可能甚至比没有注入碳形成的源/ 漏区的电阻R_SD还要大。

众所周知，源/漏电阻R_SD对于驱动电流发挥重要作用。随着集成电路 的规模扩大，源/漏电阻R_SD相对于沟道电阻R_CH逐渐增大。由于器件驱动 电流与总电阻(R_SD+R_CH)成反比，所以驱动电流的增大至少部分地由源/ 漏电阻R_SD的减小造成。当工艺发展到65nm及以后，对沟道施加应力以增 大器件驱动电流的有益作用很小以至于该有益作用将不再值得引入产生应 力的工艺的复杂度，且可以预计对于45nm及以下的工艺，源/漏电阻R_SD将远远超过沟道电阻R_CH。对于45nm以后的工艺，源/漏电阻R_SD成为进 一步改进器件性能的瓶颈。因而需要可以克服前面讨论的缺陷的半导体器 件。

发明内容

根据本发明的一个方面，一种形成半导体器件的方法，包括：提供半 导体衬底；在半导体衬底之上形成栅电介质；在栅电介质之上形成栅电极； 在栅电介质和栅电极的侧壁上形成薄衬垫；邻近薄衬垫形成碳化硅(SiC) 区；形成包括至少一部分碳化硅区的深源/漏区；覆盖形成金属层，其中位 于金属层和深源/漏之间的第一界面高于位于栅电介质和半导体衬底之间 的第二界面；以及对半导体器件退火以形成硅化物区。

根据本发明的另一个方面，一种形成半导体器件的方法，包括：提供 半导体衬底；在半导体衬底之上形成栅电介质；在栅电介质之上形成栅电 极；在栅电介质和栅电极的侧壁上形成伪薄衬垫；在半导体衬底内沿伪薄 衬垫的侧壁形成凹槽；在凹槽内外延生长碳化硅(SiC)区，其中SiC区具 有不高于栅电介质和半导体衬底之间的界面的顶面；在SiC区上选择性的 形成硅层，其中硅层具有高于上述界面的顶面；去除伪薄衬垫；通过注入 硅层形成轻掺杂源/漏(LDD)区；在栅电介质和栅电极的侧壁上形成薄衬 垫；在薄衬垫的侧壁上形成伪衬垫；形成包括至少一部分碳化硅区的深源/ 漏区；去除伪衬垫；以及在SiC区之上形成硅化物区。

根据本发明的又一个方面，一种形成半导体器件的方法，包括：提供 半导体衬底；在半导体衬底之上形成栅电介质；在栅电介质之上形成栅电 极；在栅电介质和栅电极的侧壁上形成伪薄衬垫；在半导体衬底内沿伪薄 衬垫的侧壁形成凹槽；在凹槽中外延生长碳化硅(SiC)区，其中SiC区具 有高于栅电介质和半导体衬底之间的界面的顶面；去除伪薄衬垫；通过注 入SiC区形成轻掺杂源/漏(LDD)区；在栅电介质和栅电极的侧壁上形成 薄衬垫；在薄衬垫的侧壁上形成伪衬垫；形成包括至少一部分SiC区的深 源/漏区；去除伪衬垫；以及在SiC区上形成硅化物区。