[发明专利]异步采样率转换中的快速追踪和抖动改善的方法

权利要求书

1.一种在数字锁相环（DPLL）中的控制装置，包括：

计数器，对采样数进行计数；

增益控制器，其与所述计数器进行通信，将控制装置的两个分支 的增益设置并保持为固定值，该固定值使得DPLL能够对所需值进行 搜索以确定到所需值附近，当计数器中计数的采样数达到预定数值时， 所述增益控制器减小增益；

减法器，其从输入信号中减去反馈信号以生成预测输入信号；

第一增益放大器，其使用第一增益来放大预测输入信号以生成第 一放大信号；

第二增益放大器，其使用第二增益来放大预测输入信号以生成第 二放大信号；

第一积分器，连接到第一增益放大器，其对第一放大信号进行积 分以生成第一积分信号；

加法器，连接到第一积分器和第二增益放大器，其将第一积分信 号与第二放大信号相加以生成相加信号；以及

第二积分器，连接到加法器，当输出时钟有效时，所述第二积分 器对相加信号进行积分，并生成反馈信号；

其中，所述增益控制器确定预测输入信号的绝对值是否大于预定 阈值，以便在预测输入信号的绝对值大于预定阈值时将第一增益和第 二增益设置为固定值，从而将第一和第二增益保持在固定值，以使得 DPLL能够搜索到所需值附近，并且当计数器中计数的采样数达到预定 数值时减小所述第一和第二增益。

2.一种用于异步采样率转换（ASRC）设备的数字锁相环（DPLL）， 包括：

第一处理单元，其基于输入时钟和输出时钟来生成和处理第一输 入信号以产生第一处理输入信号；

第二处理单元，其基于输入时钟、输出时钟和系统时钟来生成和 处理第二输入信号以产生第二处理输入信号；

第一加法器，连接到所述第一和第二处理单元，其将所述第一和 第二处理输入信号相加以产生相加输入信号；以及

闭环控制单元，连接到第一加法器，其中，所述闭环控制单元包 括：计数器，其对采样数进行计数；和增益控制器，其将闭环控制单 元的两个分支的增益设置并保持在固定值，以使得DPLL搜索到所需 值的附近，并且在采样计数达到预定数值时减小两个分支的增益。

3.如权利要求2所述的DPLL，其进一步包括：

减法器，连接到第一加法器，从相加输入信号中减去反馈信号以 生成预测输入信号；

所述闭环控制单元进一步包括：

第一增益放大器，连接到减法器，其使用第一增益来放大预 测输入信号以生成第一放大信号；

第二增益放大器，连接到减法器，其使用第二增益来放大预 测输入信号以生成第二放大信号；

第一积分器，连接到第一增益放大器，其对第一放大信号进 行积分以生成第一积分信号；

第二加法器，连接到第一积分器和第二增益放大器，其将第 一积分信号与第二放大信号相加以生成相加放大信号；

其中，所述增益控制器确定预测输入信号的绝对值是否大于 预定阈值，在确定预测输入信号的绝对值大于预定阈值时将第一 增益和第二增益设置为固定值，将第一和第二增益保持在固定值， 以使得DPLL能够搜索到所需值附近，并且当计数器中计数的采 样数达到预定数值时减小所述第一和第二增益；以及

第二积分器，连接到第二加法器，当输出时钟有效时，所述第二 积分器对相加放大信号进行积分，以生成反馈信号。

4.如权利要求2所述的DPLL，其中，在所述第二处理单元的两 个分支中处理所述第二输入信号，且在产生第二处理输入信号之前， 根据第一处理输入信号的变化状态来重新对准来自所述两个分支的信 号，以使得来自所述两个分支的信号在相同的输入时钟间隔中采样。