[发明专利]多芯片封装结构及其制造方法

说明书

技术领域

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种多芯 片封装结构(multi-chips package)及其制造方法。

背景技术

在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三 个阶段：集成电路的设计、集成电路的制作及集成电路的封装。

在集成电路的制作中，芯片(chip)是经由晶圆(wafer)制作、形成集成 电路以及切割晶圆(wafer sawing)等步骤而完成。晶圆具有一有源面(active surface)，其泛指晶圆的具有有源元件(active element)的表面。当晶圆内部 的集成电路完成之后，晶圆的有源面更配置有多个接垫(bonding pad)，以使 最终由晶圆切割所形成的芯片可经由这些接垫而向外电性连接于一承载器 (carrier)。承载器例如为一导线架(leadframe)或一封装基板(package substrate)。芯片可以打线接合技术(wire-bonding technology)或覆晶接合技 术(flip-chip bonding technology)连接至承载器上，使得芯片的这些接垫可电 性连接于承载器的多个接垫，以构成一芯片封装结构。

然而，在现今电子产业对于电性效能最大化，低制造成本与集成电路的高 积集度(integration)等的要求下，上述传统上具有单芯片的芯片封装结构已无 法完全满足现今电子产业的要求。因此，现今电子产业以发展两种不同的解决 方式来企图满足上述要求。其一，将所有核心功能整合于单一芯片中，换言之， 将数字逻辑、存储器与模拟等功能完全整合于单一芯片中，此即为系统性芯片 (system on chip，SOC)的概念。如此，将使得此系统性芯片比传统上的单一 芯片具有更多更复杂的功能。其二，利用打线接合技术或覆晶接合技术将多个 芯片封装在一承载器上，以构成一具有完整功能的多芯片封装结构。

就多芯片封装结构而言，以动态随机存取存储器(dynamic random access memory，DRAM)以及中央处理器(CPU)为例，利用多芯片模组封装(MCM)的封 装结构可将多个动态随机存取存储器以及中央处理器封装在同一个基板上，如 此不仅提高封装密度、减少封装体体积，也降低了信号延迟的现象，以达到高 速处理的目的，因此广泛被应用在通讯及携带式电子产品中。

一般来说，在多芯片封装结构中，若采用中央焊垫的设计方式，则承载器 必须具有能够让焊线通过的开口，以使芯片透过焊线电性连接于承载器，因而 使承载器上可配置焊球的面积减少。此外，在多芯片封装结构中，芯片上的焊 垫与承载器的距离愈远，电性连接于焊垫与承载器之间的焊线就必须愈长，因 而增加线弧倒塌(wire sweep)的风险，且增加多芯片封装结构的整体厚度。

发明内容

本发明提供一种多芯片封装结构，其具有较小的整体厚度及较多的植球 (ball placement)面积。

本发明提供一种多芯片封装结构的制造方法，其可制造出整体厚度较小且 焊线倒塌机率较低的多芯片封装结构。

本发明另提供一种多芯片封装结构的制造方法，其具有足够的植球面积。

本发明提出一种多芯片封装结构，其包括一承载器、一第一芯片、一中继 线路基板(relay circuit substrate)、多条第一焊线、多条第二焊线、一第二芯片、 多条第三焊线及一粘着层。第一芯片配置于承载器上。中继线路基板配置于第 一芯片上。第一焊线电性连接第一芯片与中继线路基板之间。第二焊线电性连 接于中继线路基板与承载器之间。第二芯片配置于承载器上，并与第一芯片相 堆叠。第三焊线电性连接于第二芯片与承载器之间，其中第一焊线、第二焊线 及第三焊线位于承载器的同一侧。粘着层粘着于第一芯片与第二芯片之间。

在本发明的一实施例中，上述的承载器包括一电路板或一导线架。

在本发明的一实施例中，上述的第一芯片具有一第一有源表面、多个位于 第一有源表面上的第一焊垫以及一第一背面，中继线路基板配置于第一芯片的 第一有源表面，并将第一焊垫暴露。

在本发明的一实施例中，上述的中继线路基板具有一开口(aperture)，以将 第一焊垫暴露，且第一焊线连接于第一焊垫与中继线路基板之间，并穿过开口。