[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置及其制造，且具体而言涉及半导体装置的开关速度和耐压(withstand voltage)的改善。

背景技术

近年来，在例如电源装置或者诸如等离子体显示器或液晶显示器的平板显示器的半导体装置中，强烈要求高的耐压和快速的开关速度。为了应对该最近要求，JP-A-2002-246610中披露的半导体元件具有MPS(混合Pin/肖特基二极管)结构，其中pn二极管和肖特基二极管并联布置在一个芯片内。

图5为上述文献披露的半导体元件的俯视图。此外，图6为在图5所示半导体元件的A-A线上截取的断面图。除了图5，阳极电极13示于图6。在图5和6所示半导体元件1中，多个P⁺型硅区域15等间距地在N型硅区域12的表面内形成岛状，该N型硅区域12形成于N⁺型硅层11上。具有开口16a的绝缘膜16形成在包括置于P⁺型硅区域15最外围的P⁺型硅区域15a的N型硅区域12的上部上。此外，如图6所示，阳极电极13布置在绝缘膜16、以及从绝缘膜16的开口16a露出的P⁺型硅区域15和N型硅区域12上。阴极电极14布置在N⁺型硅层11的下表面，即，与阳极电极13相对的表面上。

在半导体元件1中，绝缘膜16形成在置于P⁺型硅区域15最外围的P+型硅区域15a的上部上，使得阳极电极13不与P+型硅区域15a接触。此外，P⁺型硅区域15布置成在施加反向电压时形成如图7所示大致上一体化的耗尽层30。

然而，上述半导体元件1变为所谓的夹断(pinch off)状态，其中在施加反向电压时，N型硅区域12和岛状P⁺型硅区域15之间的PN结形成的耗尽层相互耦合并大致上一体化。此时，从相邻P⁺型硅区域15延伸的耗尽层交叠的区域变为不连续状态，且与延伸成连续状态的耗尽层相比，耐压降低。此外，从岛状P⁺型硅区域15延伸的耗尽层具有预定的大曲率，但是在施加反向电压时，电场集中在其曲率部分且耐压出现降低。

本发明的目的是提供一种用于改善开关速度和耐压的半导体装置以及该半导体装置的制造方法。

发明内容

本发明提供了一种半导体装置，包括：第一导电类型的半导体衬底；杂质浓度低于该半导体衬底的杂质浓度且形成于该半导体衬底的第一主表面上的第一导电类型的第一半导体区域；形成于该第一半导体区域的表面区域内且与该第一半导体区域形成PN结的第二导电类型的第二半导体区域；包括该第一半导体区域的一部分和该第二半导体区域的一部分的接触区域；具有开口部的绝缘层，其中至少该接触区域通过该开口部而露出；形成为至少与该接触区域接触的第一电极；以及形成于该半导体衬底的第二主表面上的第二电极。此外，从与该第一主表面垂直的方向观察，该第二半导体区域包括：第一区域，其中该第二半导体的多个岛有间隔地排列；以及第二区域，该第二区域将该第一区域的岛的各端相互连接。

优选地，在上述半导体装置中，该第二半导体区域的边角呈圆形。

优选地，在上述半导体装置中，该第一电极由铝或者主要包括铝的合金形成。

优选地，在上述半导体装置中，该第一电极和该第一半导体区域之间形成肖特基结，且该第一电极和该第二半导体区域之间形成欧姆结。

本发明提供一种半导体装置的制造方法，包括步骤：在第一导电类型的半导体衬底的第一主表面上形成杂质浓度低于半导体衬底的杂质浓度的第一导电类型的第一半导体区域；对第一半导体区域的表面区域进行具有开口部的第一掩蔽，开口部具有包括第一区域和第二区域的形状，其中在第一区域中，多个岛有间隔地排列，以及在第二区域中，第一区域的多个岛的各端相互连接；从开口部注入杂质到第一半导体区域内，形成与第一半导体区域形成PN结第二导电类型的第二半导体区域，以及随后除去第一掩蔽；进行第二掩蔽用于至少覆盖用作电接触区域的第二半导体区域的一部分和第一半导体区域的一部分，在第一半导体区域的表面上形成绝缘层，以及随后除去第二掩蔽；形成至少与接触区域的第二半导体区域和第一半导体区域接触的第一电极；以及在半导体衬底的第二主表面上形成第二电极。