[发明专利]一种改善浅沟槽绝缘结构的方法

说明书

技术领域

本发明涉及半导体制造的技术领域，特别涉及一种改善浅沟槽绝缘结构的方法。

背景技术

现有的隔离制程(isolation process)一般会采用浅沟槽隔离结构(shallowtrench isolation，简称STI)的方式。STI蚀刻完成后，根据需求会在STI的侧壁作一层或多层线性层(linear)，某些情况下会用到一层SiN的薄层，如图1所示的衬底结构中，包含半导体衬底11，半导体衬底11内包含STI12，半导体衬底11上方沉积一SiN层13，SiN层13在STI12内的相比之下十分薄，在STI12以外的SiN层13的上表面区域中沉积有一层较厚的SIN层14，此时，沉积的薄SiN层13会整面性地覆盖到STI12的顶角处，如图中的箭头所指示的，由于用作蚀刻阻挡层的厚的SiN层(HM SiN)14需要在半导体器件形成之前被去除，而用作清洗用的酸性腐蚀剂，例如热磷酸对氧化物选择比很高，所以它会沿着SiN的线状位置的结构形成缝隙，而后续的酸液以蚀刻氧化物为主，这样就会将原有的微小缝隙洗成较深的凹槽(divot)，如图2和图3所示，在图2中表示由于去除SIN层14时会不可避免地消除顶角处的SiN，因而，在STI12中填充的氧化物材料15后，在顶角处与STI12内填充的氧化物材料之间形成缝隙，如图中箭头所指，而后，随着利用酸对氧化物材料的蚀刻，该缝隙会被蚀刻成为较深的凹槽，如图3所示。这种深陷的凹槽不仅会对半导体器件性能造成不应有的影响，而且由于在后续制造步骤中，凹槽中可能会沉积多晶硅，因而多晶硅蚀刻(poly etch)时，很可能会形成多晶硅的沉积(poly residue)，如图4所示，导致半导体上的集成电路中发生电路桥接的现象。

发明内容

因而，现在急需一种方法，可以避免在SiN中形成缝隙和凹槽的问题，从而避免多晶体的沉积。

鉴于上述，提供一种改善浅沟槽绝缘结构的方法，包括以下步骤：

步骤1、提供一种半导体衬底，衬底上具有浅沟槽结构，包括浅沟槽结构表面的衬底表面覆盖有一层阻挡层，该阻挡层的材料为氮化物，浅沟槽结构的表面的阻挡层的厚度小于衬底表面其他位置的阻挡层厚度；

步骤2、在半导体衬底上沉积光阻，该光阻覆盖在半导体衬底的阻挡层上方，在浅沟槽结构上方的光阻高度低于其他位置的光阻高度；

步骤3、通过等离子体蚀刻光阻，直到浅沟槽结构的上边缘处的阻挡层的氮化物暴露；

步骤4、对没有光阻覆盖处的阻挡层进行干蚀刻，去除一部分阻挡层。

所述步骤3中，通过调整源电压和射频功率控制等离子体的浓度和能量。

所述步骤4中，在浅沟槽结构侧边的阻挡层被去除，暴露出衬底。

还包括步骤4之后酸性蚀刻剂清洗去除浅沟槽结构内的光阻的过程。

步骤3中用于蚀刻的等离子体与步骤4中蚀刻用气体的成分不同。

步骤3中，如果设定光阻的RF源电压为308V，则SIN层对应的RF功率范围控制在700～900W。

利用本发明的方法可以改进半导体器件的结构，避免了后续过程中因为SiN被蚀刻而产生的多晶硅沉积现象，避免半导体器件的电路桥接的现象。

下面结合附图，对本发明的具体实施方式作进一步的详细说明。对于所属技术领域的技术人员而言，从对本发明的详细说明中，本发明的上述和其他目的、特征和优点将显而易见。

附图说明

图1是现有技术中的具有SiN材料的半导体衬底的示意图。

图2是现有技术中的具有STI旁边的缝隙缺陷的半导体衬底的示意图。

图3是现有技术中的具有STI旁边的凹槽缺陷的半导体衬底的示意图。

图4是现有技术中的STI旁边的凹槽缺陷中沉积有多晶体残余的半导体衬底的示意图。

图5是本发明一较佳实施例的具有SiN材料的半导体衬底覆盖光阻后的示意图。

图6是本发明一较佳实施例的蚀刻部分光阻直到露出部分SiN后的半导体衬底的示意图。

图7是本发明一较佳实施例的蚀刻去除部分光阻和较厚SiN后的半导体衬底的示意图。

图8和图9是本发明一较佳实施例的后续过程的半导体衬底的示意图。

具体实施方式

下面结合附图和具体实施例对本发明所述的一种改善浅沟槽绝缘结构的方法作进一步的详细说明。

本发明的一较佳实施例提出了一种改善浅沟槽绝缘结构的方法具体包括以下步骤：