[发明专利]半导体集成电路

说明书

技术领域

本发明涉及一种具有ESD(electro-static discharge)保护电路的半导体 集成电路的设计。

背景技术

在近年来的半导体集成电路中，为了防止因来自外部的静电等引起的 静电破坏，在信号输入端子和电源端子之间或电源端子彼此之间等设置 ESD保护电路。

图8是表示ESD保护电路的现有例图，(a)是平面图，(b)是a-a’截面 图，(c)是b-b’截面图。图8示出的ESD保护电路50是MOS型保护电路， 采用多指构造。51、52、53分别是ESD保护电路50的栅极、源极、漏极。

另外，在ESD保护电路50上配置有连接于ESD保护电路50用的连 接布线41、42、43、44。连接布线41、42、43、44分别配置在第1、第2、 第3、第4金属层，在沿着ESD保护电路50的源极52及漏极53的伸展 方向的方向上(图8(a)的横向)延伸。并且，45、46是连接布线41～44和 PAD之间的布线，布线45形成于第4金属层，布线46形成于第5金属层。

专利文献1：日本专利特开2001-339047号公报

在上述现有例中，将连接于ESD保护电路50的连接布线41～44在 各布线层中按照在与沿着ESD保护电路50的源极52及漏极53的伸展方 向相同的方向上延伸的方式配置。因此，在要在ESD保护电路区域上配 置信号布线时，虽然在该信号布线的延伸方向和连接布线的延伸方向一致 时，姑且能够配置信号布线(例如图8的信号布线48)，但在不一致时，由 于连接布线成为妨碍，所以不能配置该信号布线(例如图8的信号布线47)。 因此，不能自由地利用ESD保护电路区域上以作为信号布线的配置区域。 信号布线必需避开ESD保护电路区域上来布线。

因此，如图9所示，在ESD保护电路区域的附近，产生信号布线混 杂，由此，产生可引起信号特性恶化或芯片面积增加的问题。图9显示 ESD保护电路及其周边，表示配置于周边的信号布线。在图9中，上层的 信号线的布线优先方向为横向，下层的信号布线的布线优先方向为纵向。 另外，上层的信号布线虽然还包含如布线部A实施的纵向的布线，但由于 主要的布线方向为横向，所以布线优先方向为横向。

发明内容

本发明鉴于上述问题作出，其目的在于缓和在具有ESD保护电路的 半导体集成电路中，因ESD保护电路上存在连接布线引起的、ESD保护 电路附近的信号布线的混杂。

本发明作为具有ESD保护电路的半导体集成电路，具备：构成于所 述ESD保护电路上，连接于所述ESD保护电路的连接布线；和在所述ESD 保护电路上通过的信号布线，所述连接布线分别在布线优先方向是横向的 第1布线层、和布线优先方向是纵向的第2布线层中，包含在与该布线层 中的布线优先方向一致的方向上配置的布线，所述信号布线包含在所述第 1布线层中在横向延伸配置的布线、和在所述第2布线层中在纵向延伸配 置的布线。

根据本发明，将连接于ESD保护电路的连接布线分别在布线优先方 向是横向的第1布线层、和布线优先方向是纵向的第2布线层中，在与该 布线层中的布线优先方向一致的方向上配置。因此，在第1布线层中，由 于在横向配置连接布线，所以信号布线也可在横向延伸地配置，同时，在 第2布线层中，由于在纵向配置连接布线，所以信号布线也可在纵向延伸 地配置。即，在ESD保护电路上的区域中，虽然存在连接布线，但是也 可在横向或在纵向配置信号布线。

并且，本发明作为具有ESD保护电路的半导体集成电路，具备构成 于所述ESD保护电路上，连接于所述ESD保护电路的连线布线，所述连 接布线至少在1个布线层中，由多个布线片留出间隔、排列配置成阵列状 的阵列结构构成，在该布线层中，其他布线能够在横向及纵向延伸并通过 布线片之间。

根据本发明，连接于ESD保护电路的连接布线至少在1个布线层中， 由多个布线片留出间隔、并排列配置成阵列状的阵列结构构成，其他布线 能够在横向及纵向延伸并通过布线片之间。因此，在配置了由阵列结构构 成的连接布线的布线层中，可在横向或纵向延伸地配置信号布线。即，在 ESD保护电路上的区域中，虽然存在连接布线，但是也可在横向或纵向配 置信号布线。

发明效果

根据本发明，可在ESD保护电路上在横向或纵向配置信号布线，因 此，可缓和ESD保护电路周围的信号布线的混杂。

附图说明