[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法，特别是涉及有效应用于在透光性衬底上形成的薄膜晶体管及其制造技术的技术。

背景技术

近年来，无所不在(ubiquitous)网络化不断进展，易于携带的信息终端设备的重要性在增加。在这种信息终端设备上不仅需要信息处理速度或显示特性这样的性能，而且“薄型轻量”或“即便受到撞击也难以破损”这样的携带时的容易性等也是需要的。为此，人们研讨在信息终端设备所使用的显示元件的衬底上取代以往所使用的比较重且易于破碎的玻璃衬底，而使用比较轻且因挠性而不易损坏的树脂衬底。但是，由于树脂衬底与玻璃衬底相比其耐热性较低，所以很难在以往的硅工艺中进行使用。

因此，作为可以在低温下制作的晶体管电路制作技术，采用了有机半导体的晶体管电路制作技术正在得以研究。如果采用此技术，就能够使工艺温度为150℃左右，与硅工艺相比而变得低温化，所以能够使用耐热性较低的树脂衬底。另外，由于在原理上可以用印刷技术来进行制作，所以能够期待制造成本的大幅低价化。

在国际公开WO2005/024956号公报(专利文献1)和日本专利公开特开2006-269709号公报(专利文献2)中记载有采用背面曝光的技术。

【专利文献1】国际公开WO2005/024956号公报

【专利文献2】日本专利公开特开2006-269709号公报

根据本发明人的研究了解到如下情况。

基于印刷技术的制造工艺与采用了光刻或干蚀刻等的以往的硅工艺相比，一般而言加工尺寸或位置对准(位置匹配)精度等较差。特别是树脂衬底因其热变形较大，所以器件的布线层间的位置对准就成为很大的问题。

为了解决在这种树脂衬底上制作有机晶体管电路之际产生的位置对准的问题，在上述国际公开WO2005/024956号公报(上述专利文献1)中，公开了通过使用背面曝光和感光性疏液膜，来制作栅电极和位置经过匹配的源·漏电极的方法。该方法通过从衬底的背面对在栅极绝缘膜上所涂敷的感光性疏液膜进行光照射，在栅极绝缘膜上制作疏液区域。之后，通过涂敷导电性油墨而在疏液区域以外的地方制作出导电电极图案。此时，栅电极图案作为光掩模发挥作用，栅电极正下方的部分以外的疏水膜被感光去除，所以栅电极与源·漏电极的位置自动地进行匹配。

若采用这种使用了背面曝光和感光性疏液膜的基于自匹配的有机晶体管电路制作法，则存在如下优点：即便在衬底有热变形，栅电极与源·漏电极的位置也会自动地进行匹配、或使工艺工序数减少。但是，在上述国际公开WO2005/024956号公报(专利文献1)记载的方法中，由于栅电极构造特殊，所以电容分量较大，另外为了使沟道宽度一定就需要采用光刻技术将半导体加工成条纹状，或者对基底衬底的疏液区域进行加工，半导体易于劣化。另外，由于在制作源·漏电极之际将使用导电性油墨的“架桥作用”和“非浸透作用”这两者，所以对图案形状或油墨粘性等就存在限制。

另外，当要在衬底上形成诸如层不同且平面地交叉这样的两个导体图案的情况下，仅采用背面曝光，则在两个导体图案交叉的区域，靠近衬底一侧的导体图案将会成为掩模，而无法很好地形成远离衬底一侧的导体图案。这将限制在衬底上形成的晶体管电路的构成，对半导体器件的小型化或高性能化等变得不利。

另外，在背面曝光之际采用另行准备的光掩模而形成了源·漏电极的情况下，即便使栅电极的端部匹配于源电极以及漏电极彼此对置的端部，也有可能会由于曝光时的光掩模与衬底的位置对准的偏离，而使源·漏电极的外形位置相对于栅电极发生偏离。若预见此偏离来设计衬底上的电极或布线的配置，则需要留出边缘，相应地将会使半导体器件大型化(大面积化)。为了半导体器件的小型化(小面积化)，则希望不仅使源电极以及漏电极相互对置的端部与栅电极的端部进行匹配，而且尽量地抑制源·漏电极的外形位置相对于栅电极的偏离(变动)。另外，为了半导体器件的进一步高性能化，也希望尽量地抑制源·漏电极的外形位置相对于栅电极的偏离(变动)。

另外，若在曝光时需要光掩模与衬底的精密位置对准，就需要具有位置对准机构的高价曝光装置，这将使半导体器件的制造成本增大。

发明内容

本发明的目的在于提供一种能够使半导体器件的性能改善的技术。

另外，本发明的其他目的在于提供一种能够使半导体器件小型化的技术。

本发明的上述以及其他目的和新特征根据本说明书的记述以及附图将变得明了。

简单地说明在本申请所公开的发明之中有代表性的技术方案的概要如下。