[发明专利]芯片封装

说明书

技术领域

本发明是有关于一种芯片封装(chip package)，且特别是有关于一种可提高可靠度(reliability)与降低生产成本的芯片封装。

背景技术

近年来，逐渐发展出具有多个堆叠芯片(stacked chips)的芯片封装。芯片封装是将多个芯片堆叠(stack)于承载器(carrier)的上方且透过焊线(bondingwire)或凸块(bump)电性连接至承载器，其中凸块例如是金凸块(gold bump)、铜凸块(copper bump)、聚合物凸块(polymer bump)或焊料凸块(solder bump)，而承载器例如是一印刷电路板(print circuit board)或一导线架(lead-frame)。一般来说，每一堆叠于承载器上的芯片可借由胶合物(例如胶带或液态粘着剂)粘附于其他芯片或承载器上。特别是，当使用胶带作为芯片接合制程(die-bonding process)或芯片堆叠制程(chip-stacking process)的胶合物时，具有适当大小及粘性的胶带是贴附于芯片或承载器上。当使用液态粘着剂作为芯片接合制程或芯片堆叠制程的胶合物时，先将液态粘着剂配置于芯片上或承载器上，芯片与承载器接合时或之后固化液态粘着剂。由于进行芯片接合制程或芯片堆叠制程之前，必需先将胶带裁剪成适当的大小，因此，此处所使用的胶带不适于大量生产。此外，芯片封装的可靠度会因液态粘着剂的厚度难以控制而受到影响。因此，如何将芯片封装的可靠度提升以及降低芯片封装的生产成本，为亟待解决的问题。

发明内容

本发明提供一种芯片封装，可提高可靠度与降低生产成本。

本发明提出一种芯片封装，其包括一具有一开口的承载器、一第一芯片、多个凸块、一第二芯片、多条焊线、一第一粘着层以及一封装胶体。第一芯片配置于承载器上，其中第一芯片具有一第一有源面以及一相对于第一有源面的第一背面。凸块配置于承载器与第一芯片的第一有源面之间，其中第一芯片透过凸块电性连接至承载器。第二芯片配置于承载器上，其中第一芯片与第二芯片位于承载器的两侧。焊线电性连接至承载器与第二芯片，其中焊线穿过承载器的开口。第一粘着层粘附于第一芯片的第一有源面与承载器之间。第一粘着层包括一第一B阶粘着层以及一第二B阶粘着层。第一B阶粘着层粘附于第一芯片的第一有源面上。第二B阶粘着层粘附于第一B阶粘着层与承载器之间。封装胶体配置于承载器上且覆盖第一芯片、第二芯片、凸块、第一粘着层以及焊线。

在本发明的一实施例中，上述的承载器包括一电路板，且开口为一贯孔或一凹口。

在本发明的一实施例中，上述的承载器包括一导线架。

在本发明的一实施例中，上述的第一芯片具有多个第一焊垫，电性连接至凸块。

在本发明的一实施例中，上述的第二芯片具有多个第二焊垫，透过焊线电性连接至承载器。

在本发明的一实施例中，上述的承载器的开口暴露出第二焊垫。

在本发明的一实施例中，上述的第二芯片具有一第二背面以及一相对于第二背面的第二有源面。第二芯片的第二有源面粘附于承载器。

在本发明的一实施例中，上述的芯片封装更包括一第二粘着层。第二粘着层粘附于第二芯片的第二有源面与承载器之间。

在本发明的一实施例中，上述的第二粘着层包括一第三B阶粘着层以及一第四B阶粘着层。第三B阶粘着层粘附于第二芯片的第二有源面上。第四B阶粘着层粘附于第三B阶粘着层与承载器之间。

在本发明的一实施例中，上述的第一B阶粘着层覆盖凸块所占据的区域之外的第一芯片的第一有源面，第二B阶粘着层配置于第一B阶粘着层的一部份区域上，并包覆焊线的顶部。

在本发明的一实施例中，上述的第二B阶粘着层配置于第一B阶粘着层的一部份区域上，且未包覆凸块。

在本发明的一实施例中，上述的第一B阶粘着层包括多个第一B阶粘着柱，第二B阶粘着层包括多个配置于第一B阶粘着柱上的第二B阶粘着柱。第一B阶粘着柱与第二B阶粘着柱包覆凸块。

在本发明的一实施例中，上述的第一B阶粘着层覆盖凸块所占据的区域之外的第一芯片的第一有源面，第二B阶粘着层包括多个配置于第一B阶粘着层上的第二B阶粘着柱，且第一B阶粘着层与第二B阶粘着柱包覆凸块。

基于上述，由于本发明采用的第一粘着层具有呈半固态状的一第一B阶粘着层与一第二B阶粘着层，因此第一粘着层的厚度容易控制。此外，因第一粘着层可直接形成于晶片(wafer)表面上，有利于大量生产。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：