[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，特别是涉及内设有绝缘栅双极型晶体管 (IGBT)的半导体装置的结构。更具体地说，本发明涉及维持设有用以 改善IGBT的断开特性而设的P沟道MOS晶体管(绝缘栅型场效应晶 体管)的半导体装置的耐压特性并减少占有面积的结构。

背景技术

作为处理大功率的功率器件，已知有IGBT(绝缘栅双极型晶体管)。 在等效电路上，该IGBT用MOS晶体管(绝缘栅型场效应晶体管)控制 双极型晶体管的基极电流。IGBT兼具MOS晶体管的高速开关特性和 双极型晶体管的高电压/大电流处理能力这二者的特征。

为了降低功率损失，要求IGBT具有低ON电压及低开关损失。通 常，在IGBT中，在导通时从P型集电极电极层向N型基极电极层(漂 移层)注入少数载流子的空穴，通过N漂移层的电导率调制来降低漂移 层的电阻。如果用该N型基极电极层(漂移层)的电导率调制来降低其 电阻，则从发射极大量注入电子，IGBT以高速向ON状态转移。

在ON状态下，集电极-发射极间电压(ON电压)基本上加在该N型 基极电极层上。为了使该ON电压降低，使漂移层中的多数载流子电 流增加，降低该漂移层的电阻值。但在断开时，需将该漂移层中的过 剩载流子全部向IGBT外部放出，或通过电子-空穴的再结合使其消灭。 因而，过剩载流子多时，电流流动直到载流子放出，断开损失增加。

专利文献1(特开2003-158269号公报)以及专利文献2(特开 2005-109394号公报)揭示了减少该IGBT的断开损失以实现高速断开 的结构。

在专利文献1(特开2003-058269号公报)中，在IGBT的漂移层表面 上，设置绝缘栅型控制电极。IGBT断开时，调整该绝缘栅型控制电极 的电位，吸收在漂移层上生成的空穴，抑制断开时的尾电流的发生。

对于该专利文献1的绝缘栅型控制电极，作为栅绝缘膜的膜厚，例 如设定在5nm～30nm，用隧道效应或雪崩效应来强制性地抽出空穴。

另外，在专利文献2(特开2005-109394号公报)揭示的结构中，在 集电极电极节点与双极型晶体管的基极之间，设置P沟道MOS晶体 管(绝缘栅型场效应晶体管)。与该P沟道MOS晶体管串联地设置双级 晶体管的基极电流控制用的N沟道MOS晶体管。

IGBT的动作中(ON状态期间)，将P沟道MOS晶体管维持在非导 通状态，在断开时将该P沟道MOS晶体管设定在导通状态，在双极 型晶体管上旁路从集电极流入的空穴电流。防止在断开时从集电极电 极节点向基极电极层注入空穴，将双极型晶体管的漂移层(基极电极层) 的残留载流子(空穴)的排出高速化，降低开关损失。从而，实现断开 时的低开关损失及高速动作，且维持IGBT的低ON电压。

在该专利文献2揭示的结构中，为了保证OFF时的耐压，P沟道 MOS晶体管的栅绝缘膜的膜厚构成为使其具有例如场效应绝缘膜等 的元件耐压以上的栅耐压。

在上述的专利文献1中，使用设在漂移层(基极电极层)表面上的绝 缘栅型控制电极，在断开时利用隧道效应或雪崩效应来排出空穴。这 时，在控制电极下部的5～30nm的膜厚的绝缘膜上施加高压，存在该 绝缘膜的耐压特性容易劣化的问题。

另外，在专利文献1揭示的结构中，绝缘栅型控制电极与控制IGBT 的断开及接通的控制电极(MOS晶体管的栅)被另行设置。因而，这时， 存在IGBT的断开/接通时的定时与施加在绝缘栅型控制电极上的电压 的定时的调整变得困难的问题。

另外，在上述的专利文献2揭示的结构中，将P沟道MOS晶体管 的栅电极固定在接地电平或将P沟道MOS晶体管和N沟道MOS晶体 管这二者的栅电压根据同一控制电路的输出信号进行控制。