[发明专利]预下拉前级突波的移位缓存器

权利要求书

1.一种移位缓存器，其特征在于，包含：

多个移位缓存单元，该多个移位缓存单元以串联的方式耦接，每一移位缓 存单元用来依据一第一频率信号、一第二频率信号以及该每一移位缓存单元的 前一个移位缓存单元的一驱动信号脉冲，在该每一移位缓存单元的一输出端输 出一输出信号脉冲，每一移位缓存单元包含：

一提升模块，耦接于一第一节点，用来依据该第一频率信号，提供该输出 信号脉冲；

一提升驱动模块，耦接于该第一节点，用来依据该每一移位缓存单元的前 一个移位缓存单元的该驱动信号脉冲，导通该提升模块；

一预下拉模块，其包含一第一端、一第二端以及一第三端，该第一端耦接 于该第一节点，该第二端耦接于该每一移位缓存单元之前的第二个移位缓存单 元的一输出端，该第三端耦接一电源电压端以接收一电源电压，用来于响应该 每一移位缓存单元之前的第二个移位缓存单元的一输出信号脉冲时，将该第一 节点的电位调整至该电源电压；

一下拉模块，耦接于该第一节点，用来依据一下拉驱动信号下拉该第一节 点的电位至该电源电压；以及

一下拉驱动模块，用来提供该下拉驱动信号；

其中，该预下拉模块包含一第一晶体管，其漏极、栅极和源极分别耦接 于该第一端、该第二端以及该第三端；

该提升模块包含：

一第二晶体管，其漏极耦接于该第一频率信号、其栅极耦接于该第一 节点、其源极耦接于一驱动信号端；以及

一第三晶体管，其漏极、栅极和源极分别耦接于该第一频率信号、该 第一节点以及该输出端；该提升驱动模块包含一第四晶体管，其漏极和栅 极耦接于前一级移位缓存单元的一驱动信号端，其源极耦接于该第一节 点；

该下拉模块包含：

一第五晶体管，其漏极、栅极以及源极分别耦接至该提升模块的该第 一节点、一第二节点及输出端；

一第六晶体管，其漏极、栅极和源极分别耦接至该输出端、该第二节 点及该电源电压端；

一第七晶体管，其漏极、栅极和源极分别耦接至该驱动信号端、该第 二节点以及该电源电压端；

一第八晶体管，其漏极、栅极和源极分别耦接至该第二节点、该驱动 信号端及该电源电压端；

一第九晶体管，其漏极、栅极和源极分别耦接至一第三节点、前一个 移位缓存单元的一驱动信号端及该电源电压端；

一第十晶体管，其漏极、栅极和源极分别耦接至该第三节点、该驱动 信号端及该电源电压端；

一第十一晶体管，其漏极和栅极耦接至第二频率信号，其源极耦接至 该第三节点；

一第十二晶体管，其漏极、栅极和源极分别耦接至该第一节点、该第 三节点及该电源电压端；

一第十三晶体管，其漏极、栅极和源极分别耦接至该驱动信号端、该 第三节点及该电源电压端；

一第十四晶体管，其漏极、栅极和源极分别耦接至该输出端、该第二 频率信号及该电源电压端；

一第十五晶体管，其漏极、栅极和源极分别耦接至该第一节点、下一 个移位缓存单元的一输出端及该电源电压端；以及

一第十六晶体管，其漏极、栅极和源极分别耦接至该输出端、下一个 移位缓存单元的一输出端及该电源电压端；

一第十九晶体管，其漏极、栅极和源极分别耦接至该第一节点、一起 始脉冲及该电源电压端。

2.如权利要求1所述的移位缓存器，其特征在于，该下拉驱动模块还包 含：

一第十七晶体管，其漏极与栅极耦接至该第一频率信号，其源极耦接至该 第二节点；以及

一第十八晶体管，其漏极耦接至该第二节点，其栅极耦接至一第二频率信 号，其源极耦接至电源电压端。

3.如权利要求1所述的移位缓存器，其特征在于，该第一频率信号与该第 二频率信号的相位相差180度。

4.如权利要求1所述的移位缓存器，其特征在于，应用于一液晶显示器。