[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法，并且特别涉及LDMOS晶体管 (横向双扩散MOS晶体管)及其制造方法。

背景技术

具有像开关式稳压器和DC/DC转换器那样的电路的半导体器件用 于各种应用中，因此增加半导体器件的输出电流已经变得有必要了。因 此，具有低导通电阻的LDMOS晶体管作为提高输出电流的性能的可能 的手段已经引起了人们的注意。

LDMOS晶体管具有这样的构造，其中与形成在半导体衬底表面上的 扩散区不同的导电类型的杂质被扩散以便形成新的扩散区并且这些扩 散区在横向方向的扩散长度的差被用作有效沟道长度。在该构造中， 形成短沟道，因此，该结构适合于降低导通电阻和增加漏的耐受电压， 还适合用于各种类型的驱动器，例如LCD驱动器和电源电路，因此在 要求高功率和高耐受电压的领域中，LDMOS晶体管已经成为关键器件。

一般来说，LDMOS晶体管的性能由关断时的耐受电压(击穿电压)和 导通电阻测量。但是，在这两个要素之间一般存在折衷，并且很难同时 获得高的耐受电压和低的导通电阻。因此，多年来人们努力开发两个要 素都出色的LDMOS晶体管。

日本未审查专利公开2004-22769号(此后称为公知的文献1)中描 述的常规LDMOS晶体管将参考图19在下文描述。图19是示出形成在P 型半导体衬底上的N-沟道LDMOS晶体管的结构的示意截面图。

如图19所示，常规的N-沟道LDMOS晶体管100在P-型半导体衬 底1内的平面中具有P-型体区3和在与该体区3相距一段距离的位置 形成的N-型漂移区5，此外形成高浓度P-型掩埋扩散区4以便与体区 3的底部接触。此外，通过注入形成该掩埋扩散区4，注入条件为使得 该区掩埋在该漂移区5内。

在体区3中形成具有比体区3更高浓度的P-型体接触区7和N-型 源区6，在漂移区5中形成具有比漂移区5更高浓度的N-型漏区8。在 漂移区5上形成场氧化膜11，因此漏区8和漂移区5中的有源区是分开 的。此外，形成栅绝缘膜12以便覆盖从该漏侧的源区6的末端部分到 该源侧的场氧化膜11的末端部分，并且在该栅绝缘膜12和场绝缘膜 11的一部分上形成栅电极9。

此外，在源区6和体接触区7上形成源电极6a，以使源区6和体区 3通过该源电极6a电连接到相同的电位。同时，在漏区8上形成漏电极 8a。

在当普通N-沟道LDMOS晶体管被关断时测量该晶体管的耐受电压 的情况下，源电极6a和栅电极9被设定在GND电位，并且在漏电极8a 上施加正电压。这时，反偏压被施加在漏区8和源区6上。当反偏压施 加在漏和源之间时，耗尽层内的电场在某个电压下变为临界场，因此造 成雪崩击穿，并且电流突然开始在漏和源之间流动。此时所施加的电 压对应该晶体管的耐受电压值。

图20是示出没有形成图19中所示的掩埋扩散区4的常规LDMOS 晶体管的结构的示意截面图。在图20中的常规LDMOS晶体管101中， 当反偏压被施加在漏和源之间时，电场集中在漏侧的栅的边缘处(图20 中区域A)，这导致耐受电压降低。因此，为了提高耐受电压，缓解栅边 缘处的电场就变得重要了。当电场集中在栅边缘附近时，少量的电荷 保留在栅绝缘膜中，并且因此存在可靠性方面的问题，因此，为了提 高晶体管的可靠性，缓解栅边缘处的电场是重要的。

因此，在图19中所示的常规LDMOS晶体管100中，通过以高能和比 在漂移区5中更高浓度的注入来形成并提供掩埋扩散区4，以便和体区 3的底部接触并被掩埋在漂移区5内。

在图19所示的结构中，当反偏压被施加在漏和源之间时，耗尽层从 P-型掩埋扩散区4和N-型漂移区5相接合的界面延伸。这里，与漂移区 5相比，掩埋扩散区4具有更高的浓度，因此，耗尽层容易地向漂移区5 延伸，结果，整个漂移区5被充分耗尽。结果，在该表面附近，包括栅 边缘(区域A)，电场可以被充分缓解，因此，漂移区5的浓度在保证相 同的耐受电压的情况下可以被设定得更高，因此，器件的耐受电压和 导通电阻之间的折衷可以被大大减轻。

此外，日本未审查专利公开07-050413号(此后称为公知的文献2) 公开了一种使用外延层减轻器件中的耐受电压和导通电阻之间的折衷 的方法。图21是示出在公知的文献2中公开的N-沟道LDMOS晶体管的 结构的示意截面图。这里，和图19中那些组件相同的组件以相同的符 号表示。