[发明专利]半导体芯片封装及其制造方法

说明书

本申请基于35 U.S.C119要求第10-2007-0139976号(于2007年12月28日提交)韩国专利申请的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及一种半导体技术，更具体地，涉及一种半导体芯片封装及其制造方法。

背景技术

半导体制造技术已经致力于获得高度集成且轻型的半导体器件上。半导体封装开发的方向已经从双列直插式封装(Dual-In-LinePackage)(DIP)、小尺寸封装(Small-Out-Line)(SO)、四方扁平封装(Quad Flat Package)(QFP)转向球栅阵列封装(Ball Grid Array)(BGA)以及芯片级封装(Chip Size Package)(CSP)。为了使半导体封装尺寸尽可能地小，在这样的改进的BGA和CSP封装中，用焊球取代了引线(lead)。

图1是示出一种制造半导体芯片的方法的视图。当将焊球2连接到半导体芯片衬垫时，焊球(solder ball)2位于铝金属衬垫1上。因此，如果施加大于标准强度的过大压力时，就会产生芯片衬垫上出现裂纹的问题。从而，这样的裂纹在端子(terminal)中可能引起电学短路。

发明内容

本发明实施例涉及一种半导体芯片封装及其制造方法，该半导体芯片封装及其制造方法使焊球的结特性最大化。

本发明实施例涉及一种半导体芯片封装及其制造方法，该半导体芯片封装及其制造方法改变了将焊球连接到半导体芯片衬垫的连接方式。

本发明实施例涉及一种半导体芯片封装及其制造方法，该半导体芯片封装及其制造方法使芯片衬垫中产生的裂纹最小化，其中，焊球连接到该芯片衬垫上。

根据本发明实施例，一种半导体芯片封装可以包括下述中的至少一个：形成于芯片表面上和/或上方的芯片衬垫；形成于芯片衬垫的衬底中的金属线；通过暴露金属线而形成在芯片表面上和/或上方的多层介电层；以及焊球，位于多层介电层底层的边缘部分，该多层介电层接触金属线。

根据本发明实施例，一种半导体芯片封装可以包括下述中的至少一个：包括衬底的芯片衬垫；形成于衬底中的金属线；多层介电层图案，包括第一介电层图案和第二介电层图案，用以暴露金属线，以便形成的与金属线重叠的第一介电层图案的边缘部分具有弧形(rounded)横截面，其中，第一介电层图案形成于金属线上方并与该金属线重叠，第二介电层图案形成于第一介电层图案上方；以及位于第一介电层图案的边缘部分以接触金属线的焊球。

根据本发明实施例，一种方法可以包括下述步骤中的至少一个：形成包括衬底的芯片衬垫；在衬底中形成金属线；在衬底上方形成多层介电层图案以暴露金属线，该多层介电层图案包括形成于金属线上方并与金属线重叠的第一介电层图案以及形成于第一介电层图案上方的第二介电层图案；在金属线上方布置焊球以接触第一介电层图案的拐角(corner)边缘部分但不接触金属线；以及然后刻蚀第一介电层图案的拐角边缘部分以便焊球接触金属线。

根据本发明实施例，一种方法可以包括下述步骤中的至少一个：在衬底中形成金属线；在衬底上方顺序形成隔离开的上部介电层图案和下部介电层图案，以暴露金属线，以便下部介电层图案与金属线重叠；在下部介电层图案上方布置焊球且焊球接触下部介电层图案以便焊球不接触金属线；以及然后通过在下部介电层图案上执行刻蚀工艺来将焊球布置在金属线上方的接触位置中。

根据本发明实施例，一种制造半导体芯片封装的方法可以包括下述步骤中的至少一个：在芯片表面上和/或上方形成芯片衬垫；在芯片衬垫的衬底中形成金属线；在芯片表面上和/或上方形成暴露金属线的多层介电层；将焊球布置在多层介电层的底层的边缘部分处；以及然后刻蚀底层以便焊球接触金属线。

根据本发明实施例，形成多层介电层可以包括下述步骤中的至少一个：在芯片表面上和/或上方形成对应于底层的第一介电层；平坦化第一介电层；在平坦化的第一介电层上和/或上方形成第二介电层；以及然后选择性地刻蚀第一介电层和第二介电层以便暴露金属线。

附图说明

图1是示出了制造半导体芯片的方法的过程图。

实例图2到图4示出了根据本发明实施例的半导体芯片封装及其制造方法。

具体实施方式