[发明专利]一种拼接显示并行处理系统

权利要求书

1.一种拼接显示并行处理系统，其特征在于，包括：桌面处理器、至少一个信号接收处理器和至少一个叠加选择电路及至少一个帧同步控制电路；所述桌面处理器的输出端和每个叠加选择电路的输入端连接，每个信号接收处理器的输出端分别与各个叠加选择电路的输入端连接；所述帧同步控制电路的一端与所述信号接收处理器和所述桌面处理器分别连接，另一端与所述叠加选择电路连接；

所述桌面处理器产生桌面图像信息，输出到对应的所述叠加选择电路；所述信号接收处理器用于接收输入的视频图像，进行显示处理后，输出到对应的所述叠加选择电路；

所述叠加选择电路接收所述桌面处理器发送的桌面图像信息，从中提取出位置叠加信息、并根据该位置叠加信息对所述接收到的视频图像进行叠加处理之后输出到对应的显示单元进行显示；

所述帧同步控制电路用于检测所述信号接收处理器和所述桌面处理器各自输出的视频图像的帧同步信号，根据该帧同步信号输出控制信号来控制所述信号接收处理器和桌面处理器输出的视频图像同步。

2.根据权利要求1所述的拼接显示并行处理系统，其特征在于：还包括至少一个分割输出电路，连接在所述叠加选择电路的输出端和对应的显示单元之间；所述分割输出电路的个数与所述叠加选择电路的个数相等；

所述分割输出电路接收所述叠加处理后的视频图像，将接收到的视频图像分割成至少两个图像块之后输出到对应的所述显示单元进行显示。

3.根据权利要求1或2所述的拼接显示并行处理系统，其特征在于：所述桌面处理器还用于接收输入的视频图像，进行显示处理后，输出到对应的所述叠加选择电路。

4.根据权利要求1所述的拼接显示并行处理系统，其特征在于：当所述信号接收处理器为至少两个时，所述拼接显示并行处理系统还包括两个视频采集电路，其中一个视频采集电路的输出端分别与其中两个信号接收处理器的输入端连接，这两个信号接收处理器的输入端还分别和另外一个视频采集电路的输出端连接；且这两个信号接收处理器中的一个信号接收处理器的输出端与至少一个叠加选择电路的输入端连接，另外一个信号接收处理器的输出端与余下的叠加选择电路的输入端连接。

5.根据权利要求1所述的拼接显示并行处理系统，其特征在于：当所述信号接收处理器为至少两个时，所述拼接显示并行处理系统还包括两个视频采集电路和视频交换矩阵电路，所述视频矩阵交换电路的输出端分别和两个视频采集电路的输入端连接，这两个视频采集电路的输出端和对应的两个信号接收处理器的输入端连接；且这两个信号接收处理器中的一个信号接收处理器的输出端与至少一个叠加选择电路的输入端连接，另外一个信号接收处理器的输出端与余下的叠加选择电路的输入端连接。

6.根据权利要求1所述的拼接显示并行处理系统，其特征在于：所述叠加选择电路包括接入电路、第一存储器、颜色开关比较电路和第一输出电路；所述接入电路的一端通过所述第一存储器和所述第一输出电路连接，所述颜色开关比较电路的一端与所述第一输出电路连接，另一端与所述接入电路连接；接入电路的另一端分别与所述桌面处理器和至少一个信号接收处理器的输出端连接；

接入电路，用于接收所述桌面处理器的桌面图像信息及所述信号接收处理器输出的视频图像；并将接收到的视频图像和所述桌面图像信息进行串并转换后输出到所述第一存储器进行存储；所述桌面图像信息包括所述桌面处理器的视频图像及所述信号接收处理器输出的视频图像在所述桌面处理器上的特定颜色信息；

颜色开关比较电路，用于根据所述特定颜色信息从所述桌面图像信息中提取所述桌面处理器输出的视频图像和所述信号接收处理器输出的视频图像中所述桌面处理器上的位置叠加信息，并输出到所述第一输出电路；

第一输出电路，根据所述位置叠加信息从所述第一存储器里选取所需的图像信息并串转换后进行输出。

7.根据权利要求6所述的拼接显示并行处理系统，其特征在于：所述叠加选择电路还包括延时电路，连接在所述颜色开关比较电路和所述第一输出电路之间，用于预先设定延时时间，所述第一输出电路在该预先设定的延时时间之后根据所述位置叠加信息从所述第一存储器里选取所需的图像信息并串转换后进行输出。