[发明专利]一种直接数字频率综合器

说明书

技术领域

本发明涉及一种直接数字频率综合器，特别适于用来产生数字正弦、余弦波形的信号，属频率综合的技术领域。 

背景技术

基于查找表(LUT)结构的直接数字频率综合器至少需要一个存储器来存储三角函数值，以用数字方式产生相应的正弦、余弦波形的信号。为了保证输出波形的周期性和纯度，传统的直接数字频率综合器需要一个容量很大的存储器来存储大量的三角函数值，而大的存储器必然带来芯片面积大和功耗大的问题。US5999581公开一种传统的直接数字频率综合器，含有乘法器，缺点是电路复杂，消耗的硬件资源多，功耗大。 

发明内容

本发明的目的是推出一种直接数字频率综合器，该综合器有存储器的容量小、电路简单和功耗低的优点。 

为实现上述目的，本发明采用以下的技术方案。利用三角函数的对称性和相角分解法来减少存储器的存储量，用移位寄存器和加法器代替乘法器，使电路简单，功耗低。 

现结合附图，详细说明本发明的技术方案。一种直接数字频率综合器，含相位累加器1，第一取补单元2，控制逻辑电路12，第一存储器3，第二存储器4，第一选择器5，第二选择器6，其特征在于，它还含第二取补单元7，第一移位寄存器8，第二移位寄存器9，第一加法器10，第二加法器11，相位累加器1含第一输入端In1_1、第二输入端In1_2和第一输出端Out1_1，第一取补单元2含第三输入端In2_1、第四输入端In2_2和第二输出端Out2_1，控制逻辑电路12含第五输入端In12_1、第三输出端Out12_1、第四输出端Out12_2， 第五输出端Out12_3和第六输出端Out12_4，第一存储器3含第六输入端In3_1、第七输入端In3_2、第七输出端Out3_1和第八输出端Out3_2，第二存储器4含第八输入端In4_1和第九输出端Out4_1，第一选择器5含第九输入端In5_1、第十输入端In5_2、第十一输入端In5_3和第十输出端Out5_1，第二选择器6含第十二输入端In6_1、第十三输入端In6_2、第十三‘’’输入端In6_3和第十一输出端Out6_1，第二取补单元7含第十四输入端In7_1和第十二输出端Out7_1，第一移位寄存器8含第十五输入端In8_1、第十六输入端In8_2、第十三输出端Out8_1、第十四输出端Out8_2和第十五输出端Out8_3，第二移位寄存器9含第十七输入端In9_1、第十八输入端In9_2、第十六输出端Out9_1、第十七输出端Out9_2和第十八输出端Out9_3，第一加法器10含第十九输入端In10_1、第二十输入端In10_2、第二十一输入端In10_3、第二十二输入端In10_4和第十九输出端Out10_1，第二加法器11含第二十三输入端In11_1、第二十四输入端In11_2、第二十五输入端In11_3、第二十六输入端In11_4和第二十输出端Out11_1，预设的控制字连接到第一输入端In1_1，第一输出端Out1_1与第二输入端In1_2连接，第一输出端Out1_1与第五输入端In12_1、第三输入端In2_1和第八输入端In4_1连接，第三输出端Out12_1与第四输入端In2_2连接，第四输出端Out12_2与第十一输入端In5_3和第十三’输入端In6_3连接，第二输出端Out2_1与第六输入端In3_1和第七输入端In3_2连接，第七输出端Ou3_1与第九输入端In5_1和第十二输入端In6_1连接，第八输出端Ou3_2与第十输入端In5_2和第十三输入端In6_2连接，第十输出端Out5_1和第五输出端Out12_3并接后与第十四输入端In7_1和第十九输入端In10_1连接，第十一输出端Out6_1和第六输出端Out12_4并接后与第十六输入端In8_2和第二十三输入端In11_1连接，第九输出端Out4_1与第十五输入端In8_1和第十七输入端In9_1连接，第十二输出端Out7_1与第十八输入端In9_2连接，第十三输出端Out8_1与第二十输入端In10_2连接，第十四输出端Out8_2与第二十一输入端In10_3连接， 第十五输出端Out8_3与第二十二输入端In104连接，第十六输出端Out9_1与第二十四输入端In11_2连接，第十七输出端Out9_2与第二十五输入端In11_3连接，第十八输出端Out9_3与第二十六输入端In11_4连接，第十九输出端Out10_1即为直接数字频率综合器的一个输出端，第二十输出端Out11_1即为直接数字频率综合器的另一个输出端。