[发明专利]形成接触孔的方法及半导体器件

说明书

技术领域

本申请涉及半导体器件的制造领域，尤其涉及形成接触孔的方法及半导体器件。

背景技术

制造接触孔的工艺是半导体制造领域不断改进的工艺之一，在申请号为02143275.9的中国专利申请中，详细介绍了形成接触孔的方法。

而为了降低金属与源极/漏极的接触电阻，通常会在接触孔内的金属与源极/漏极之间形成一层金属硅化物层。

现有的包含金属硅化物层的接触孔的制作工艺，参考图1至图4。如图1所示，在包含源极/漏极区110的半导体衬底101上形成金属硅化物层102；在硅化物层102上形成电介质层103，用于膜层间的隔离；在电介质层103表面形成抗反射层104，用以后续曝光工艺中防止光的反射；在抗反射层104上形成光刻胶层106。

如图2所示，将光掩模版10上的接触孔图案12通过光刻技术转移至光刻胶层106上，形成接触孔开口图形105。

如图3所示，以光刻胶层106为掩膜，用干法刻蚀法沿接触孔开口图形105刻蚀抗反射层104和电介质层103至露出金属硅化物层102，形成接触孔107。

并且，为了保证刻蚀过程中，处于晶圆不同位置的各接触孔都被完全穿透，需要在形成接触孔107时适当延长刻蚀时间，因而对金属硅化物层102有少量的过刻蚀，形成如图4所示的结构。

而随着超大规模集成电路ULSI(Ultra Large Scale Integration)的飞速发展，集成电路制造工艺变得越来越复杂和精细，为了提高集成度，降低制造成本，元件的关键尺寸不断变小，芯片单位面积内的元件数量不断增加。因此，在接触孔内连接源极/漏极和金属层的硅化物层也越来越薄。尤其是在45纳米工艺以下，金属硅化物层的厚度减小，因此在过刻蚀金属硅化物层时，过刻蚀量难以精确掌握，容易导致金属硅化物层的剩余厚度过小，进而导致金属层与源极/漏极的接触电阻增大。因此，在对MOS管进行静态电流(IDDQ)测试时，会遇到电流过大的问题。对现有技术制造的半导体器件进行IDDQ测试的结果如图5所示，图中圈出的部分501为IDDQ测试失效的结果。

发明内容

本申请解决的问题是：如何提供对金属硅化物层的保护，使得金属硅化物层免受过刻蚀或减少过刻蚀量。

为解决上述问题，本申请提供一种形成接触孔的方法，包括步骤：在衬底上形成金属硅化物层；使用含氮等离子体处理所述金属硅化物层，从而在所述金属硅化物层上形成刻蚀停止薄膜层；在所述刻蚀停止薄膜上形成堆栈层；刻蚀所述堆栈层至至少暴露刻蚀停止薄膜层，形成接触孔。

可选地，形成所述含氮等离子体的气体源包括氮气或氨气或者这两者的混合气体。

可选地，所述金属硅化物为硅化钴。

根据本发明的另一方面，还提供一种半导体器件，包括金属硅化物层，其特征在于：所述金属硅化物层之上覆有使用含氮等离子体与所述金属硅化物层反应形成的刻蚀停止薄膜层。

与现有技术相比，本申请在形成金属硅化物层之后，用含氮的等离子体处理该金属硅化物层，使含氮等离子与金属硅化物反应生成一层刻蚀停止薄膜。在后续形成接触孔的过程中，刻蚀停止薄膜可以保护其下的金属硅化物层，使得金属硅化物层被免于过刻蚀或是减少过刻蚀量。

附图说明

图1至图4为现有工艺形成接触孔的示意图；

图5为对现有技术制造的半导体器件进行IDDQ测试的结果；

图6为本申请形成接触孔的方法一个实施例的流程图；

图7至图12为按照图6的流程制造接触孔的示意图；

图13为按照图6的流程制造的含接触孔的半导体器件的SEM图。

具体实施方式

为解决如何提供对金属硅化物层的保护，使得金属硅化物层免受过刻蚀或减少过刻蚀量的技术问题，在具体实施方式内所描述的形成接触孔的方法中，在形成金属硅化物层之后，用含氮的等离子体处理该金属硅化物层，使含氮等离子与金属硅化物反应生成一层刻蚀停止薄膜。在后续形成接触孔的过程中，刻蚀停止薄膜可以保护其下的金属硅化物层，使得金属硅化物层被免于过刻蚀或是减少过刻蚀量，从而防止金属层与源极/漏极的接触电阻增大，在对MOS管进行静态电流(IDDQ)测试时，不再遭遇到电流过大的问题。

下面以通向源极/漏极的接触孔为例，结合附图对本申请的具体实施方式进行详细的说明。

如图6所示，根据本申请的一个实施例，形成接触孔的方法包括以下步骤：

S201，提供半导体衬底；

S202，在半导体衬底上形成金属硅化物层；