[发明专利]LDMOS晶体管、半导体器件及其制造方法

权利要求书

1.一种LDMOS晶体管的制作方法，包括如下步骤：

提供半导体衬底；

在所述半导体衬底内形成深掺杂阱，所述深掺杂阱的导电类型与在该深掺杂 阱内待形成的LDMOS晶体管的沟道导电类型相同，所述深掺杂阱内待形成的 LDMOS晶体管具有源极、漏极、以及栅介质层；

在所述深掺杂阱内形成隔离结构，所述隔离结构位于源极和漏极之间且靠近 漏极；

在所述深掺杂阱内形成第一离子掺杂区，所述第一离子掺杂区的导电类型与 LDMOS晶体管的沟道导电类型相同；所述第一离子掺杂区的深度大于隔离结构 底部、且覆盖漏极、以及至少覆盖隔离结构的外围在所述深掺杂阱内对应的 部分区域；

在所述深掺杂阱内形成第二离子掺杂区，所述第二离子掺杂区的导电类型与 LDMOS晶体管的沟道导电类型相反；所述第二离子掺杂区覆盖源极、以及至少 覆盖栅介质层在所述深掺杂阱内对应的部分区域；所述第二离子掺杂区和第 一离子掺杂区之间具有间隔。

2.根据权利要求1所述的LDMOS晶体管的制作方法，形成所述深掺杂阱之后还 包括退火步骤，所述退火温度为800至1100℃，退火气氛为N₂，退火时间为1 至3小时。

3.根据权利要求1所述的LDMOS晶体管的制作方法，还包括：形成位于所述半 导体衬底表面的中压器件的掺杂阱；所述第一离子掺杂区通过离子注入形成， 所述离子注入与中压器件的掺杂阱同时进行。

4.根据权利要求3所述的LDMOS晶体管的制作方法，形成所述第一离子掺杂区 的离子注入的掩膜图形与形成中压器件的掺杂阱的掩膜图形位于同一块掩模 版上。

5.根据权利要求4所述的LDMOS晶体管的制作方法，所述LDMOS晶体管的沟道 导电类型为n型，形成所述第一离子掺杂区的掩膜图形与形成中压器件的n型 掺杂阱的掩膜图形位于同一块掩模版上，形成所述第二离子掺杂区的掩膜图 形与形成中压器件的p型掺杂阱的掩膜图形位于同一块掩模版上，所述深掺杂 阱为n型。

6.根据权利要求4所述的LDMOS晶体管的制作方法，所述LDMOS晶体管的沟道 导电类型为p型，形成所述第一离子掺杂区的图形与形成中压器件的p型掺杂 阱的掩膜图形位于同一块掩模版上，形成所述第二离子掺杂区的掩膜图形与 形成中压器件的n型掺杂阱的掩膜图形位于同一块掩模版上，所述深掺杂阱为 p型。

7.根据权利要求6所述的LDMOS晶体管的制作方法，在形成所述深掺杂阱之前 还包括形成深n型掺杂阱步骤，所述深n型掺杂阱深度大于深掺杂阱。

8.一种LDMOS晶体管，包括：

位于半导体衬底内的源极、漏极、以及栅介质层；

隔离结构，位于源极和漏极之间且靠近漏极；

第一离子掺杂区，位于所述半导体衬底内，所述第一离子掺杂区的导电类型 与LDMOS晶体管的沟道的导电类型相同；所述第一离子掺杂区的深度大于隔离 结构底部、且覆盖漏极、以及至少覆盖隔离结构的外围在所述半导体衬底内 对应的部分区域；

第二离子掺杂区，位于所述半导体衬底内，所述第二离子掺杂区的导电类型 与LDMOS晶体管的沟道的导电类型相反；所述第二离子掺杂区覆盖源极、以及

至少覆盖栅介质层在所述半导体衬底内对应的部分区域；所述第二离子掺杂 区和第一离子掺杂区之间具有间隔；

其特征在于，还包括：深掺杂阱，所述深掺杂阱的导电类型与LDMOS晶体管的 沟道的导电类型相同，且覆盖所述第一离子掺杂区、第二离子掺杂区、以及 栅介质层在所述半导体衬底内对应的部分区域。

9.根据权利要求8所述的LDMOS晶体管，还包括位于半导体衬底内的深n型掺 杂阱，所述深n型掺杂阱深度大于深掺杂阱。