[发明专利]收缩线型图形特征尺寸的方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，且特别涉及一种收缩线型图形特征尺寸的方法。

背景技术

随着半导体技术的迅猛发展，集成电路器件设计的尺寸也持续的向小型化的方向发展。基于市场竞争和产业需求，不断提高产品的性能/价格比是微电子技术发展的动力。特征尺寸即线宽(critical dimension，CD)是指集成电路芯片工艺可达到的最小导线宽度，是一条工艺线中能加工的最小尺寸，其是集成电路芯片工艺先进水平的主要指标。线宽越小，集成度越高，在同一面积上可集成更多的芯片。缩小特征尺寸从而提高集成度是提高产品性能/价格比最有效手段之一。只有特征尺寸缩小，在同等集成度的条件下，芯片面积才可以更小，同等直径的硅片产出量才能够提高。特别在高密度存储装置中，例如动态随机存储器DRAM以及与非型闪存(NAND Flash)，特征尺寸小型化具有更加重要的意义。

同时为使得硅晶圆上具有更加精密的图形，越来越先进的微影技术被广泛采用，例如采用波长更短的光源(较短的波长有较好的微影分辨率，深紫外光DUV-248纳米都是最常用于微影技术的波长，集成电路制造已经在2000年左右开始使用193纳米波长，而157纳米的微影技术则仍在研究发展中)，尺寸更大的数值孔径(NA)甚至是沉浸技术，这些技术都可以用来收缩线型图形的特征尺寸。然而微影设备的能力依然会被材料或者系统的物理限制所制约，例如在采用0.85NA以及248nm波长的深紫外光扫描仪的8英寸厂中，无法定义线宽和线距都小于0.09um的密集线型图形。

但是在8英寸厂中，特别是在DRAM以及NAND型闪存的存储产品中，出现特征尺寸为0.09um的图形是不可避免的。图1所示为0.13um DRAM产品的晶圆堆叠结构，两个位线10之间具有存储节点接触区20，其需要0.07um的位线10来实现存储节点接触腐蚀制程具有更大的制程窗。因此现有技术有使用波长为193nm的深紫外光扫描仪来定义具有上述特征尺寸的图形，但是如此势必带来成本的增加，从而降低产品的竞争力，因此急需一种可以超过微影设备设计能力并且价格低廉的方法来实现获取更小线型的特征尺寸。

为了解决采用波长更短的光源来收缩线型图形特征尺寸所造成的成本较高问题，提供一种收缩线型图形特征尺寸的方法，所述方法用于干法蚀刻工艺，以上述的0.13umDRAM产品为例，首先，为了得到0.07um特征尺寸的位线，使用0.105um特征尺寸光阻的深紫外光扫描仪来定义图形，该深紫外光扫描仪为8英寸厂248nm波长的深紫外光扫描仪；随后，将所述光阻图形作为掩膜进行干法蚀刻，刻蚀气体包含氧气，一氧化碳和氮气等，在该步骤中，光阻的特征尺寸因为各向同性蚀刻可减少30nm左右；最后对DRAM的位线金属蚀刻，在这一步中，光阻的特征尺寸会再次减少5nm左右，最终获取得到具有0.07um特征尺寸的位线。然而，由于在上述将所述光阻图形作为掩膜进行干法蚀刻的工艺中存在严重的微负载效应，造成光阻图形中不同密度处的蚀刻偏差具有较大的差别，而且，因为难以量化图形密度和蚀刻偏差之间的相关性，因此无法保证器件特征尺寸的均匀性。

发明内容

本发明提出一种收缩线型图形特征尺寸的方法，其能够有效收缩光阻的特征尺寸，同时能够有效降低密集图形与稀疏图形在特征尺寸缩减量上的差异即微负载效应，保证整个晶圆的特征尺寸的均匀性。

为了达到上述目的，本发明提出一种收缩线型图形特征尺寸的方法，包括：

对作为掩膜的光阻图形进行离子注入，使得所述光阻图形的特征尺寸收缩。

进一步的，所述方法还包括将所述光阻图形作为掩膜进行干法蚀刻的工艺。

进一步的，在所述离子注入步骤之前包括下列步骤：

提供其上具有抗反射层的晶圆衬底；

在所述抗反射层上涂布光阻层；

对上述结构进行微影制程处理，形成光阻图形。

进一步的，所述抗反射层的厚度为200埃～10000埃。

进一步的，所述光阻层的厚度为2000埃～40000埃。

进一步的，所述离子注入处理为注入磷离子、铟离子、砷离子、硼离子、氟化硼离子或者硅离子。

进一步的，所述离子注入处理使用离子注入机或者等离子注入机。

进一步的，所述离子注入处理的离子注入量为1.0E+14atoms/cm²～1.0E+16atoms/cm²。

进一步的，所述离子注入处理的离子注入能量为10KeV～150KeV。