[发明专利]MOS晶体管的制造方法

说明书

技术领域

本发明涉及半导体器件的制造领域，尤其涉及MOS晶体管的制造方法。

背景技术

随着半导体器件向高密度和小尺寸发展，金属-氧化物-半导体(MOS)晶 体管是主要的驱动力。而驱动电流和热载流子注入是MOS晶体管设计中最为 重要的两个参数。传统设计通过控制栅氧化层、沟道区域、阱区域、源/漏延 伸区的掺杂形状、袋形注入(pocket implant)区以及源/漏极注入形状和热预 算等等来获得预料的性能。

随着MOS器件的沟道长度变短，源/漏极耗尽区之间过于接近，会导致出 现不希望的穿通(punch through)电流，产生了短沟道效应。因此，本领域的 技术人员通常采用轻掺杂漏极(lightly doped drain，LDD)结构，形成源/漏 延伸区，在源/漏延伸区植入较重的掺杂离子例如砷离子以形成超浅结，以提 高器件的阈值电压Vt并有效控制器件的短沟道效应。并且，对于0.18um以下 尺寸的半导体器件，会在源/漏延伸区附近形成包围源/漏延伸区的袋形注入区 (pocket/halo)。袋形注入区的存在可以减小耗尽区的耗尽程度，以产生较小 的穿透电流。

但是，轻掺杂漏极(lightly doped drain，LDD)结构的掺杂离子种类与半 导体衬底或者形成MOSFET区域的掺杂阱的导电类型不同，而袋形注入区域 的导电类型与半导体衬底或者形成MOSFET区域的掺杂阱的导电类型相同， 因此，在源/漏延伸区和袋形注入区之间会产生PN结，在轻掺杂漏极结构与袋 形注入区内的掺杂离子密度都比较高的情况下，产生结漏电。

中国发明专利第200610030636.6号公开了一种改进MOS晶体管短沟道效 应的方法，主要通过去除NMOS沟道的调节注入来减轻MOS晶体管短沟道效 应。

但是，随着MOS晶体管尺寸的进一步减小，上述方法仍然无法满足业内 需求，因此需要一种更好的方法来减轻MOS晶体管的短沟道效应。

发明内容

本发明所要解决的技术问题是：通过改进MOS晶体管的制造方法来减轻 短沟道效应。

为解决上述问题，本发明提供一种MOS晶体管的制造方法，包括步骤： 在半导体衬底上形成栅极结构；在栅极结构两侧的半导体衬底中进行源/漏延 伸区注入；在栅极结构两侧的半导体衬底中依次注入第一离子、第二离子和 第三离子，形成袋形注入区；在栅极结构两侧的半导体衬底中形成源/漏极。

可选地，所述第一离子包含锗离子和/或铟离子。

可选地，所述第二离子包含碳离子和/或氟离子。

可选地，所述第三离子包含硼离子和/或二氟化硼离子。

可选地，进行第一离子注入的能量为3KeV至20KeV。

可选地，进行第一离子注入的能量为14KeV至16KeV。

可选地，进行第二离子注入的能量为3KeV至15KeV。

可选地，进行第二离子注入的能量为5KeV至7KeV。

可选地，所述第三离子为硼离子，进行硼离子注入的能量为4KeV至 8KeV。

可选地，所述第三离子为硼离子，进行硼离子注入的能量为5KeV至 6KeV。

可选地，进行第一离子注入的剂量为1×10¹⁴cm^-2至1×10¹⁵cm^-2。

可选地，进行第二离子注入的剂量为1×10¹⁴cm^-2至1×10¹⁵cm^-2。

可选地，进行第二离子注入的剂量为6×10¹⁴cm^-2。

可选地，进行第三离子注入的剂量为4×10¹³cm^-2至6×10¹³cm^-2。

可选地，进行第三离子注入的剂量为5×10¹³cm^-2。

可选地，进行第一离子注入的方向与所述半导体衬底的夹角为70度至90 度。

可选地，进行第一离子注入的方向与所述半导体衬底的夹角为83度至87 度。