[发明专利]光刻方法

说明书

技术领域

本发明涉及半导体制造领域，特别是在光掩模工艺中的光刻方法。

背景技术

光刻技术是集成电路制造中的关键工艺步骤，光刻工艺利用了光学-化学 反应的原理以及化学、物理刻蚀方法，通过掩模板有选择地遮挡照射到晶圆 表面光致抗蚀剂上的光线，从而将所设计的电路图形转移到晶圆表面或者介 质层表面。

半导体器件和集成电路集成度的增加，对分辨力提出了越来越高的要求。 分辨力的大小可以用分辨距离来表示，分辨距离越小，分辨力就越高。为了 追求更高的分辨力，方法之一就是提高透镜的数值孔径NA。然而，在非浸没 式光刻工艺过程中，由于数值孔径NA小于1，随着数值孔径NA的不断变大， 分辨力固然可以得到提高，但同时也会使焦深DOF(Depth of Focus)变得非 常小。

焦深的变小将对光致抗蚀剂的厚度、晶片的平坦度、掩模的平坦度等提出 更高的要求：如果要在保持现有工艺制程的基础上，增加光刻系统的性能， 在焦深变小的情况下，必然需要提高所述工艺参数的精确度，这样就增加了 控制涂光致抗蚀剂的厚度或者制作掩模板等成本；而如果要在保持所述工艺 参数现有水平的基础上，提高光刻效果，在焦深变小的情况下，往往需要通 过改变光学系统来实现，这大大增加了计算和操作的复杂度。申请号为 200480014933的中国专利申请文件，提供了一种光刻系统和方法，通过提供 具有用以对来自光掩模的波前进行编码的光瞳面函数的成像透镜，以扩展焦 深，不但计算复杂，并且需要额外的照明系统。

发明内容

为解决随着焦深的减小所带来的上述问题，本发明提供了一种光刻方法， 包括：提供表面具有曝光未完全的光致抗蚀剂的晶片；根据所述曝光未完全 的光致抗蚀剂厚度，对所述光致抗蚀剂施加电场，使其完全反应。

可选的，所述晶片至少经过一道曝光工艺。

可选的，所述根据曝光未完全的光致抗蚀剂厚度，对光致抗蚀剂施加电 场使曝光完全，包括：获取所述曝光未完全的光致抗蚀剂的厚度；根据所述 曝光未完全的光致抗蚀剂的厚度以及所述待施加电场，获得所需施加时间； 根据所获得的电场施加时间，对所述光致抗蚀剂施加所述电场，使所述光致 抗蚀剂完全反应。

可选的，所述电场在垂直于所述光致抗蚀剂表面方向具有匀强场强。

可选的，所述电场施加时间根据所述未曝光的光致抗蚀剂厚度以及所述 匀强场强进行计算。

本发明还提供了一种光刻方法，包括：对待处理的晶片进行预曝光，使 靠近所述晶片一侧的部分光致抗蚀剂未曝光；根据所述未曝光的光致抗蚀剂 厚度，对所述光致抗蚀剂施加电场，使其完全反应。

可选的，所述根据未曝光的光致抗蚀剂厚度，对光致抗蚀剂施加电场使 其完全反应，包括：获取所述未曝光的光致抗蚀剂的厚度；根据所述未曝光 的光致抗蚀剂的厚度以及所述待施加电场，获得所需电场施加时间；根据所 获得的电场施加时间，对所述未曝光的光致抗蚀剂施加所述电场，使其完全 反应。

可选的，所述电场在垂直于所述光致抗蚀剂表面方向具有匀强场强。

可选的，所述电场的施加时间根据所述未曝光的光致抗蚀剂厚度以及所 述匀强场强进行计算。

可选的，所述对待处理的晶片进行预曝光，包括：确定作为预曝光焦平 面的预定位置；使光束在所述预定位置聚焦，对待处理晶片进行预曝光，使 靠近所述待处理晶片一侧的部分光致抗蚀剂未曝光。

可选的，所述预定位置为预曝光过程中的理论焦平面。

可选的，所述预定位置位于所述光致抗蚀剂的内部，或位于所述光致抗 蚀剂的外部，或位于所述光致抗蚀剂与待处理晶片表面不相接触的界面上。

可选的，所述确定作为预曝光焦平面的预定位置包括：计算出设定焦平 面的位置；根据所述设定焦平面和光致抗蚀剂界面，确定所述预定位置。

可选的，所述设定焦平面为使光致抗蚀剂完全曝光时的理论焦平面。

可选的，所述预定位置相对于所述设定焦平面，更为远离待处理晶片。

可选的，所述光致抗蚀剂为化学增幅型光刻胶。

与现有技术相比，本发明采用电场对光刻深度进行控制，从而使所有的 光致抗蚀剂完全反应，修复了曝光不足以及避免了曝光失败。

附图说明

图1至图3是在焦深较大的情况下，实际聚焦平面较理论焦平面出现偏 移的示意图；