[发明专利]金属氧化物半导体场效应晶体管

说明书

技术领域

本发明涉及一种半导体器件，具体地说，涉及一种金属氧化物半导体场效 应晶体管。

背景技术

金属氧化物半导体场效应晶体管(MOSFET)的应用环境日益复杂，需要 在不同电压条件下进行工作，比如在存储器外围电路中，常常需要一个MOSFET 在“关断”状态下漏极承受一个较高的电压(如12V)，而在“开启”状态时栅 极和漏极都只承受正常的工作电压(如3.3V)。当在漏极施加一个高电压时，由 于栅致漏极泄漏(gate-induced-drain leakage GIDL)效应，漏极会产生很大的 漏电流，导致器件功耗上升，并且影响器件的工作寿命。

GIDL效应导致的漏电流的大小和漏极附近栅极绝缘介电层的厚度有直接 关系，漏极附近栅极绝缘介电层的厚度越大，GIDL效应导致的漏电流越小。因 此，为了解决漏电流问题，现有的方法把整个MOSFET都使用较厚的栅极绝缘 介电层。但是这种方法有很明显的缺点，即MOSFET的栅极绝缘介电层厚度变 大后，栅极对沟道的控制能力变差，阈值电压升高，导致器件的饱和电流减小。 为了达到需要的驱动能力，器件需要很大的面积。

发明内容

本发明要解决的技术问题是：提供一种金属氧化物半导体场效应晶体管， 在不同电压条件下，提高栅极对沟道控制能力，同时克服金属氧化物半导体场 效应晶体管中存在的漏电流问题。

为解决上述技术问题，本发明提供一种金属氧化物半导体场效应晶体管， 包括：

半导体衬底；

栅极绝缘介电层，位于所述半导体衬底表面上；

栅极，叠加在所述栅极绝缘介电层上表面；

源极区域和漏极区域，设置在所述栅极两侧的半导体衬底表面区域中，所 述源极区域和漏极区域由沟道区隔开；

所述栅极绝缘介电层的第一部分靠近所述漏极区域，第二部分靠近所述源 极区域，第一部分的厚度大于第二部分的厚度。

进一步的，所述金属氧化物半导体场效应晶体管还包括栅极侧墙，所述栅 极侧墙位于所述栅极两侧。

进一步的，所述源极区域与所述沟道区之间、所述漏极区域与所述沟道区 之间设有轻掺杂漏极区(LDD)。

进一步的，所述源极区域与所述沟道区之间形成的轻掺杂漏极区和所述漏 极区域与所述沟道区之间形成的轻掺杂漏极区具有不同的掺杂条件。

进一步的，所述栅极绝缘介电层的第一部分的厚度范围为3～200纳米。

进一步的，所述栅极绝缘介电层的第二部分的厚度范围为1～50纳米。

进一步的，所述栅极为N型或P型多晶硅栅极或者金属栅极。

进一步的，所述栅极绝缘介电层为硅的氧化物、硅的氮氧化物，HfO2或者 其他高介电常数的介质层。

与传统的金属氧化物半导体场效应晶体管相比，本发明提出的金属氧化物 半导体场效应晶体管其栅极绝缘介电层第一部分的厚度大于第二部分的厚度， 这种结构的好处是：一：靠近源极区域的第二部分厚度较薄，提高了栅极对沟 道的控制能力，增加饱和电流，提高器件的驱动能力，也减少器件面积。二： 靠近漏极区域的第一部分厚度较厚，抑制GIDL效应导致的漏电流。

附图说明

图1为本发明实施例中金属氧化物半导体场效应晶体管的结构示意图；

图2为本发明实施例中金属氧化物半导体场效应晶体管开启的示意图；

图3为本发明实施例中金属氧化物半导体场效应晶体管关断的示意图。

具体实施方式

为了更清楚了解本发明的技术内容，特举具体实施例并配合所附图式说明 如下。

请参阅图1，图1为本发明实施例中的金属氧化物半导体场效应晶体管结构 示意图，该金属氧化物半导体场效应晶体管包括半导体衬底1，在所述半导体衬 底1表面上设置有栅极绝缘介电层2，所述栅极绝缘介电层2为硅的氧化物、硅 的氮氧化物，HfO2或者其他高介电常数的介质层，本实施例中，所述栅极绝缘 介电层2为硅的氧化物二氧化硅。

栅极3叠加在栅极绝缘介电层2上表面，所述栅极3为多晶硅栅极。在所 述栅极3两侧的栅极绝缘介电层2上表面设置有栅极侧墙4，源极区域5和漏极 区域6设置在所述栅极3两侧的，所述源极区域5和漏极区域6由沟道区(未标 示)隔开。