[发明专利]等离子体刻蚀电介质层的方法

说明书

技术领域

本发明涉及半导体器件的制造领域，尤其涉及等离子体刻蚀电介质层的 方法。

背景技术

刻蚀是半导体器件制造工艺中用化学溶液或气体从半导体晶圆除去不需 要的部分的工艺。通常主要用进行化学刻蚀的湿刻蚀，可以使电路图形变得 更精细的干刻蚀得至越来越广泛的使用。干法刻蚀不用化学溶液而用腐蚀性 气体或等离子体。

湿刻蚀中，用强酸的化学反应进行各向同性刻蚀，即使被掩模覆盖的部 分也可以被刻蚀。相反，干法刻蚀用反应离子刻蚀，其中，用例如等离子态 的卤素的腐蚀性化学气体和等离子态离子进行刻蚀。因此，干法刻蚀可以实 现只在衬底上按垂直方向进行刻蚀的各向异性刻蚀，所以，干法刻蚀适用于 要求高精度的精细工艺，例如，适用于甚大规模集成电路(VLSI)工艺。

传统的等离子处理装置包含导入反应气体的处理容器，以及在处理容器 内作为相对配置的上部电极和下部电极。下部电极上设置半导体衬底，并通 过在下部电极上加高频功率进行激励，利用在上部电极及下部电极之间产生 的等离子体使反应气体离解，通过由此产生的自由基(radical)和离子成分对半 导体晶片进行等离子处理。

在现有技术中，利用含氟和氧的等离子体对电介质层进行刻蚀，但是含 氟和氧的等离子体会对刻蚀出的沟槽侧壁产生一定的损伤，即本领域所称的 “底切(Undercut)”效应，这对刻蚀出的沟槽形状与预期产生了偏差，从而 影响所制造出的半导体器件的性能。

发明内容

本申请解决的问题是：在使用等离子体刻蚀电介质层时，如何保持良好 的刻蚀形状。

为解决上述问题，根据本发明的一个方面，提供一种等离子体刻蚀电介 质层的方法，包括步骤：提供一半导体衬底，衬底上包括一电介质层和位于 电介质层上的硬膜层和光刻胶层；图形化光刻胶层；以图形化的光刻胶层为 掩膜，利用不含硫的等离子刻蚀气体图形化所述硬膜层，并在完成硬膜层刻 蚀后去除所述光刻胶层；以图形化的硬膜层为掩膜用含硫等离子刻蚀气体刻 蚀所述电介质层。

可选地，所述不含硫的等离子刻蚀气体中包括氟，且硬膜层由硅氮化合 物组成。

可选地，所述的电介质层的材料选自无定型碳或含碳介电材料。

可选地，所述含硫等离子刻蚀气体包括氟和/或氧。

可选地，形成所述含硫等离子体刻蚀气体的含硫气体选自COS、H2S、 CS2、SO2，或前述含硫气体经过任意配比后的混合气体。

可选地，所述含硫等离子刻蚀气体中，含硫气体的含量比例为0.1％至 10％。

可选地，所述含硫等离子刻蚀气体中，含硫气体的比例为2％至5％。

可选地，所述电介质层为硅氧化合物，所述含硫离子刻蚀气体包括氟碳 化合物气体，所述氟碳化合物气体在在电介质层刻蚀所形成的孔或槽的侧壁 形成含碳的聚合物。

根据本发明的另一方面，提供一种等离子体刻蚀含碳的电介质层的方法， 包括：用含硫的等离子刻蚀气体刻蚀所述含碳的电介质层。

可选地，所述含硫的等离子刻蚀气体选自COS、H2S、CS2、SO2，或前 述含硫气体经过任意配比后的混合气体；所述含碳的电介质层为无定型碳层 或含碳介电材料层。

与现有技术相比，本发明使用含硫的等离子体刻蚀电介质层，可以很好 地保证在电介质层上刻蚀出的等离子体符合预期。

另外，本发明先利用不含硫的第二等离子体刻蚀硬膜层，在利用含硫的 第一等离子体刻蚀电介质层，既能利用含硫的等离子体刻蚀电介质层从而保 持良好的刻蚀形状，又能防止硫与有机掩膜层形成阻隔层，从而避免难以去 除有机掩膜层的缺陷。

附图说明

图1为本发明一个实施例刻蚀电介质层的方法流程图；

图2至图9为根据图1所示流程刻蚀电介质层的示意图。

具体实施方式