[发明专利]半导体装置制造方法、固态成像设备、电器及其制造方法

说明书

相关申请的交叉参考

本发明包含与2007年08月29日向日本专利局提交的日本专利申请JP 2007-223114相关的主题，在此将该日本专利申请的全部内容并入本文作为参考。

技术领域

本发明涉及半导体装置制造方法、固态成像装置、电器制造方法以及电器。

背景技术

利用杂质扩散层进行隔离是一种在诸如CCD成像装置等固态成像装置中隔离单元像素的技术。当包括光电二极管的n型光传感器形成单元像素时，格子状的p型杂质扩散层被形成为使各个单元像素相互隔离开的元件隔离区。通过离子注入掩模，利用离子注入在单元像素之间形成这种元件隔离区。

近年来，单元像素在尺寸上已经有所减小。因此，为了扩大光传感器区域，以增加入射到每个光传感器上的光量并提高成像装置的灵敏度，要求具有深且窄的元件隔离区。

对于在单元像素之间离子注入杂质并形成深的元件隔离区来说，一定量的离子注入能量是必要的。这样就增大了在离子注入掩模(以下为II掩模)中形成开口所必需的纵横比。目前，使用光刻胶作为掩模材料还不能获得具有所需的高纵横比的II掩模结构。因此，通常用RIE(反应离子蚀刻，reactive ion etching)来形成具有所需结构的SiO₂ II硬掩模。

图1A～图1C是在现有技术中使用II硬掩模来制造固态成像装置的方法的过程示意图。该例子示出了在固态成像装置中形成元件隔离区的示意性过程，其中该元件隔离区通过离子注入形成。

首先，如图1A所示，例如在形成有n型光传感器的Si基板20的表面上利用等离子体CVD(化学气相沉积，chemical vapor deposition)方法形成SiN膜(以下为P-SiN膜)21、SiO₂膜22和抗蚀剂掩模23。这里未图示形成在Si基板20上的光传感器。在Si基板20上形成的P-SiN膜21用作阻挡层，并且SiO₂膜22用作II硬掩模。SiO₂膜22形成具有高纵横比的II硬掩模并具有例如5μm的厚度。利用图案曝光和显影使抗蚀剂掩模23形成为具有狭缝状开口25的图案。这里，将开口25形成为具有例如0.5μm的宽度。

接着，如图1B所示，通过抗蚀剂掩模23的开口25蚀刻SiO₂膜22，从而形成具有高纵横比的II硬掩模26。

接着，如图1C所示，通过具有高纵横比的II硬掩模26，例如将p型杂质离子注入到Si基板20中并进行热扩散，从而形成元件隔离区24。由于杂质通过具有高纵横比的II硬掩模26被离子注入到Si基板20中，因此可以形成窄且深的p型扩散区作为元件隔离区24。

除了要求减小像素的尺寸外，还要求使元件隔离区变窄，因此要求II硬掩模的开口窄到0.3μm以下。图2A～图2C示出了具有纵横比例如为20的II硬掩模的固态成像装置的示意结构。在图2A～图2C中，用同样的附图标记表示与图1中相对应的部分，并省略对它们的重复说明。在如图1A～图1C所示的那样形成II硬掩模26的情况下，当纵横比达到大约20时，很难利用RIE对SiO₂膜进行垂直处理。在这种情况下，II硬掩模26可能不具有图2A所示的理想的垂直形状，而是具有图2B所示的锥形或图2C所示的弓形。当II硬掩模26的开口为锥形或弓形时，按照开口形状的最大宽度进行离子注入。因此，杂质扩散层的分布比图2B或图2C中所示出的用虚线表示的所需分布宽。因此，在固态成像装置中，元件隔离区24变得比用虚线表示的所需分布区宽，并且使相邻的光传感器区域(图未示)变窄，因而降低了成像装置对入射光的灵敏度，这是不利的。

日本专利申请公开公报No.9-162137披露了一种离子注入方法，该方法包括利用回流方法减小在掩模图案开口下边缘的开口尺寸，从而控制离子注入区的微小面积，然后在所需的位置中注入离子。

然而，由日本专利申请公开公报No.9-162137中所描述的抗蚀剂层形成的掩模图案具有1μm宽和1～2μm深的开口并具有低的纵横比。因此，不能进行深的离子注入。

如上所述，当用很厚的硬掩模进行深的离子注入时，很难精确形成具有较小开口宽度的掩模图案，因此不能实现对较窄区域进行所需的离子注入，这是不利的。

发明内容

鉴于上述问题，期望提供一种制造包括窄且深的杂质区的半导体装置的方法以及一种包括该窄且深的杂质区的固态成像装置。此外，还期望提供一种制造包括窄且深的杂质区的电器的方法以及一种包括该窄且深的杂质区的电器。