[发明专利]在半导体衬底中形成的螺旋电感以及形成该电感的方法

说明书

本专利申请是优先权日为2003年8月22日、申请号为200410055847.6、发明名称为“在半导体衬底中形成的螺旋电感以及形成该电感的方法”的发明专利申请的分案申请，其在此全部引入作为参考。

技术领域

本发明一般涉及电感，并尤其涉及在半导体衬底中形成的螺旋电感。

背景技术

当前在无线通信的变革和对更小的无线通信装置的需求针对于无线电通信电子装置的优化和小型化产生了重大成果。无源部件(例如电感、电容器和变压器)，充当在这些装置的操作的一个必要的角色并因而做出针对于减小这样无源部件的尺寸和改进其性能和制造效率的努力。

分立的电感和电容器是被使用在交流电和射频应用的电磁式部件，例如振荡器，放大器和信号过滤器，以提供频率相关的作用。具体来说，电感上的电压是电感与通过电感的电流的时间导数的乘积的函数。一个常规电感包括多匝线圈围绕由铁磁或绝缘材料构成的核心。虽然电感核心不是必需的，但一个铁磁核心的使用例如增大电感值。电感也是线圈匝数和核心截面积的函数(具体来说，电感与匝数的平方成比例)。常规分立电感形成一个螺旋(也称为螺线管形状)或环形线圈。核心一般由包括多个磁畴的钢、钴或镍(或铁磁合金)形成。被提供给电感的电流在核心材料中感应出一个磁场，磁畴排列并增加在材料的磁导率，这增大了电感。

在半导体工业中的发展多年来针对于在减少的尺寸上制造更高性能的装置。半导体电路设计和制造的一个挑战是在半导体器件中集成高性能电容器和电感。理想地，使用在半导体制造技术中常规的方法和程序将这些部件形成于一个半导体衬底的相对小的表面上。但是，与有源装置的特征尺寸和线宽相比，电感和电容器比较大并且不容易集成在典型地在亚微米范围有特征尺寸的半导体器件中。

多数形成于半导体衬底表面的电感为螺旋形状，其中螺旋平面与衬底表面是平行的。许多形成螺旋电感的已知技术，例如施加掩模、构图并蚀刻在衬底表面上形成的导电性材料层。多个互连的螺旋电感也可能形成以提供所希望的电感特性和/或简化制造处理。例如，见美国专利第6,429,504号描述一个多层螺旋电感和第5610433号公开从每层包括两个或更多线圈的多个层形成一个有高Q因子高值电感。该线圈在多个的层中以串联的形式互连。

Q(或品质因子)，一个电感品质的重要指标，被定义为电感的电抗与阻抗比。作为输入信号的频率，高Q电感(例如，具有低阻抗)呈现一个窄Q峰，在此该峰发生在电感谐振频率。高Q电感在以窄带宽工作的频率相关电路中的使用尤其重要。例如，增加工作在一个振荡器中的电感的Q值，则减少了该振荡器的相位噪声，并将振荡器的频率限制在一个更窄的频宽。由于Q值是电感阻抗的倒数函数，减小阻抗则增加Q。使阻抗减到最小的已知技术是增加形成电感的导电性材料的截面面积。但是，这样的导体可能在蚀刻、清洗和钝化步骤中出现困难，并在半导体衬底上占据宝贵的空间。同样，当在电介质材料中，金属导体之间形成间隙时出现困难，产生器件可靠性问题，因为间隙可能促进局部电介质击穿并随之导致螺旋电感的短路。

形成于半导体衬底的表面的一个螺旋电感的磁场垂直于衬底。该磁场在半导体衬底中引起涡流并且形成于衬底中的导电性互连结构连接有源的半导体区域。因为这些涡流是一种损耗机制，它们增加电感阻抗并因而降低电感的Q因子。为了避免这样的损耗，在相对低的工作频率，通过以有源器件模拟一个电感，可以达到感应作用。但有源器件有一个有限动态范围，向工作的电路注入不必要的噪音，并且在更高的工作频无法提供可接受的感应作用。

限制涡流损耗的一个已知的技术在电感下方平行于电感安置一个导电的屏蔽。该导体缩短磁力线，减少在下方的半导体衬底材料中的涡流。通过使用深沟道技术以移除该电感下方的硅的区域，也可以减小涡流。这个技术，可能用于在包括双极型和CMOS晶体管(互补金属氧化物硅场效应晶体管)的集成电路中形成隔离区域，从晶片的前表面或顶表面移除硅。增加电感和下方的硅之间的距离也降低涡流损耗。当这些技术被使用时，导致Q因子的少量改进。

发明内容

为了对半导体衬底上与有源器件连接的电感的制造提供更进一步的改进，被提供用于形成这样一个电感的结构和处理包括一个半导体衬底和该衬底上覆盖的一个电介质层。构成电感的导线被形成于电介质层的一个上表面上。导线下方的半导体衬底的一个区域被移除。

一个半导体器件包括一个半导体衬底和该半导体衬底上覆盖的电介质层。一个连续的导体被布置在该电介质层上。半导体衬底在连续导体下方的至少一部分区域中形成一个开口。

附图说明